課程數(shù)字電子技術(shù)章節(jié)第3章教師陳燕熙審批課題3.2.3-3.2.4數(shù)字比較器和數(shù)字選擇器課時2授課日期授課班級教學(xué)目的與要求掌握數(shù)字比較器和選擇器的結(jié)構(gòu)和功能教學(xué)重點(diǎn)掌握數(shù)字比較器和選擇器的結(jié)構(gòu)和功能教學(xué)難點(diǎn)掌握數(shù)字比較器和選擇器的結(jié)構(gòu)和功能授課類型專業(yè)理論課教學(xué)方法班級授課教 具多媒體解決重難點(diǎn)的措施從基本的組合邏輯電路入手，組合邏輯電路是由若干基本門電路所組成，所以強(qiáng)化基本門電路的基本知識，是學(xué)習(xí)組合門電路的基本方法。導(dǎo)入過程設(shè)計數(shù)字系統(tǒng)中常用的各種數(shù)字部件就其結(jié)構(gòu)和工作原理而言可分兩大類：組合邏輯電路和時序邏輯電路。教學(xué)過程一、教學(xué)內(nèi)容3.2.3數(shù)據(jù)選擇器 3.2.3.1 數(shù)據(jù)選擇器的定義及功能數(shù)據(jù)選擇是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當(dāng)于多個輸入的單刀多擲開關(guān)，其示意圖如圖3.2.3.1所示。下面以4選1數(shù)據(jù)選擇器為例，說明工作原理及基本功能。其邏輯圖如圖5.4.2所示，功能表如表5.4.1所示。為了對4個數(shù)據(jù)源進(jìn)行選擇，使用兩位地址碼BA產(chǎn)生4個地址信號，由BA等于00、 01、10、11分別控制四個與門的開閉。顯然，任何時候BA只有一種可能的取值，所以只有一個與門打開，使對應(yīng) 的那一路數(shù)據(jù)通過，送達(dá)Y 端。輸入使能端G是低電平有效，當(dāng)G=1時，所有與門都被封鎖，無論地址碼是什么，Y 總是等于0；當(dāng)G=0 時，封鎖解除，由地址碼決定哪一個與門打開。圖3.2.3.1 數(shù)據(jù)選擇器示意圖同樣原理，可以構(gòu)成更多輸入通道的數(shù)據(jù)選擇器。被選數(shù)據(jù)源越多，所需地址碼的位數(shù)也越多，若地址輸入端為n，可選輸入通道數(shù)為2n。表3.2.3.1 4選1數(shù)據(jù)選擇器功能表輸入輸出使能地址GBAY10000D0001D1000D2011D3 圖3.2.3 4選1數(shù)據(jù)選擇器邏輯圖3.2.3.2 集成電路數(shù)據(jù)選擇器1. 74LS151集成電路數(shù)據(jù)選擇器的功能74LS151是一種典型的集成電路數(shù)據(jù)選擇器，它有3個地址輸入端CBA，可選擇D0D78個數(shù)據(jù)源，具有兩個互補(bǔ)輸出端，同相輸出端Y 和反相輸出端Y。其邏輯圖和引腳圖分別如圖3.2.3 (a)和(b)所示，功能表如表3.2.3.2所示。由圖3.2.3.3(a)可知，該邏輯電路的基本結(jié)構(gòu)為“與或非”形式。輸入使能G為低電平有效。輸出Y的表達(dá)式為式中mi為CBA的最小項(xiàng)。例如，當(dāng)CBA010時，根據(jù)最小項(xiàng)性質(zhì)，只有m2為1，其余各項(xiàng)為0，故得Y=D2，即只有D2傳送到輸出端。表3.2.3.2 74LS151的功能表 圖3.2.3 74LS151的邏輯圖和引腳分布圖(a)邏輯圖(b)引腳分布圖74LS151的邏輯圖和引腳分布圖3.2.3.3 數(shù)據(jù)選擇器的擴(kuò)展1. 輸出擴(kuò)展上面所討論的是1位數(shù)據(jù)選擇器，如需要選擇多位數(shù)據(jù)時，可由幾個1位數(shù)據(jù)選擇器并聯(lián)組成，即將它們的使能端連在一起，相應(yīng)的選擇輸入端連在一起。2位8選1數(shù)據(jù)選擇器的連接方法如圖3.2.3.4所示。當(dāng)需要進(jìn)一步擴(kuò)充位數(shù)時，只需相應(yīng)地增加器件的數(shù)目。2. 輸入擴(kuò)展如果把數(shù)據(jù)選擇器的使能端作為地址輸入，可以將兩片74LS151連接成一個16選1的數(shù)據(jù)選擇器，其連接方式如圖3.2.3所示。16選1的數(shù)據(jù)選擇器的地址選擇輸入有4位，其最高位D與一個8選1數(shù)據(jù)選 擇器的使能端連接，經(jīng)過一反相器反相后與另一個數(shù)據(jù)選擇器的使能端連接。低3位地址選擇輸入端CBA由兩片74LS151的地址選擇輸入端相對應(yīng)連接而成。 圖3.2.3.4 輸出擴(kuò)展的連接方法 圖3.2.3.5 輸入擴(kuò)展的連接方法綜上所述，對數(shù)據(jù)選擇器歸納為以下幾點(diǎn)：1.數(shù)據(jù)選擇器通常是用來控制從幾組數(shù)據(jù)中選擇其中一組送到輸出端。究竟選擇哪一組數(shù)據(jù)，是由地址輸入端的信號來控制的。2.正確使用數(shù)據(jù)選擇器的使能輸入端，可對數(shù)據(jù)選擇器進(jìn)行擴(kuò)展。3.數(shù)據(jù)選擇器可用來產(chǎn)生邏輯函數(shù)，請參考6.2采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路。3.2.4 數(shù)值比較器 3.2.4.1 數(shù)值比較器的定義及功能在數(shù)字系統(tǒng)中，特別是在計算機(jī)中都需具有運(yùn)算功能，一種簡單的運(yùn)算就是比較兩個數(shù)A和B的大小。數(shù)值比較器就是對兩數(shù)A、B進(jìn)行比較，以判斷其大小的邏輯電路。比較結(jié)果有AB、ABi)、(AiB1)=0和(A1B、IAB、IAB、IA=B端連接。圖 3.2.4 串聯(lián)方式擴(kuò)展數(shù)值比較器的位數(shù)當(dāng)位數(shù)較多且要滿足一定的速度要求時，可以采取并聯(lián)方式。圖5.5.5表示16位并聯(lián)數(shù)值比較器的原理圖。由圖可以看出，這里采用兩級比較方法，將16位按高低位次序分成4組，每組4位，各組的比較是并行進(jìn)行的。將每組的比較結(jié)果再經(jīng)4位比較器進(jìn)行比較后得出結(jié)果。顯然，從數(shù)據(jù)輸入到穩(wěn)定輸出只需兩倍的4位比較器延遲時間，若用串聯(lián)方式，則16位的數(shù)值比較器從輸入到穩(wěn)定輸出需要4倍的4位比較器的延遲時間。圖3.2.4 并聯(lián)方式擴(kuò)展數(shù)值比較器的位數(shù)綜上所述，對數(shù)值比較器歸納為以下幾點(diǎn)：1.數(shù)值的比較結(jié)果有大于、小于和等于三種情況。2.在進(jìn)行數(shù)值比較器的位數(shù)擴(kuò)展時，可采用串聯(lián)和并聯(lián)兩種方式，串聯(lián)擴(kuò)展法速度較低，但電路結(jié)構(gòu)相對簡單。不論采用何種擴(kuò)展方式，一定要注意各比較器低位數(shù)比較結(jié)果輸入端的連接方法。二、課堂練習(xí) 完成課堂練習(xí)三、教學(xué)小結(jié)：組合邏輯電路的輸出狀態(tài)只決定于同一時刻的輸入狀態(tài)，可由邏輯門電路、可編門陣列(FPGA)、可編邏輯陣列(