摘"要：針對(duì)目前FPGA應(yīng)用技術(shù)課程教學(xué)內(nèi)容中多課程實(shí)驗(yàn)內(nèi)容融合度欠缺、實(shí)踐教學(xué)與工程應(yīng)用契合度不夠等問(wèn)題，提出教學(xué)案例選取應(yīng)結(jié)合專(zhuān)業(yè)培養(yǎng)方向、FPGA工程師應(yīng)用細(xì)分領(lǐng)域和學(xué)科融合的教學(xué)內(nèi)容改革措施。為面向工程應(yīng)用與FPGA職業(yè)技能細(xì)分領(lǐng)域，實(shí)驗(yàn)系統(tǒng)基于模塊化開(kāi)發(fā)，并根據(jù)學(xué)生能力水平設(shè)計(jì)教學(xué)案例，分為初階篇與進(jìn)階篇。實(shí)踐證明，改革措施不僅可以加深學(xué)生對(duì)理論知識(shí)的理解，還可以鍛煉他們的工程實(shí)踐能力，為地方應(yīng)用型高校FPGA應(yīng)用技術(shù)課程教學(xué)改革提供一定的參考。關(guān)鍵詞：FPGA應(yīng)用技術(shù)；案例教學(xué)；課程融合0"引言在數(shù)字電路設(shè)計(jì)中，F(xiàn)PGA具有編程語(yǔ)言豐富、數(shù)據(jù)并行處理、編程次數(shù)不做限制和設(shè)計(jì)方案驗(yàn)證時(shí)間短等特點(diǎn)[1]，硬件平臺(tái)采用EDA技術(shù)實(shí)現(xiàn)電子應(yīng)用系統(tǒng)中既定功能和相關(guān)技術(shù)指標(biāo)。基于FPGA的軟硬件開(kāi)發(fā)平臺(tái)，項(xiàng)目開(kāi)發(fā)靈活性較高，與各門(mén)學(xué)科聯(lián)系緊密，常應(yīng)用于雷達(dá)、通信信號(hào)的預(yù)處理、高速數(shù)據(jù)傳輸、非標(biāo)準(zhǔn)協(xié)議的開(kāi)發(fā)、圖像視頻編解碼和大數(shù)據(jù)加速等眾多領(lǐng)域。FPGA應(yīng)用技術(shù)是通信、電子信息類(lèi)等專(zhuān)業(yè)的技術(shù)課程，在部分高校中作為數(shù)字邏輯電路后續(xù)課程的一種延展，目的是增強(qiáng)學(xué)生對(duì)專(zhuān)業(yè)知識(shí)的理解，培養(yǎng)綜合實(shí)踐能力。課程的入門(mén)具有一定難度，基于教學(xué)的基本需求，學(xué)生需要掌握FPGA的基本概念、原理和設(shè)計(jì)方法，通過(guò)項(xiàng)目開(kāi)發(fā)熟練掌握FPGA工具的使用。在工程項(xiàng)目開(kāi)發(fā)中，將FPGA初學(xué)者培養(yǎng)成一名合格的工程師，需要多個(gè)項(xiàng)目的實(shí)練與打磨。為了加強(qiáng)對(duì)學(xué)生專(zhuān)業(yè)能力的培養(yǎng)，本文在教學(xué)內(nèi)容中設(shè)計(jì)一些工程案例，幫助學(xué)生獲取工程開(kāi)發(fā)經(jīng)驗(yàn)，提高教學(xué)質(zhì)量，滿足通信、電子信息產(chǎn)業(yè)對(duì)人才的需求。1"課程教學(xué)現(xiàn)狀1.1"課程內(nèi)容分析通過(guò)專(zhuān)業(yè)調(diào)研和查閱高校課程開(kāi)設(shè)情況，F(xiàn)PGA應(yīng)用技術(shù)課程的學(xué)習(xí)一般設(shè)置在數(shù)字邏輯電路、計(jì)算機(jī)語(yǔ)言等課程之后。該課程一般作為選修課，教學(xué)方法以理論與實(shí)踐相結(jié)合為主，教學(xué)課時(shí)設(shè)置為32課時(shí)或48課時(shí)不等，教學(xué)內(nèi)容主要包括六個(gè)方面：第一章，認(rèn)識(shí)數(shù)字系統(tǒng)設(shè)計(jì)開(kāi)發(fā)環(huán)境；第二章，Verilog設(shè)計(jì)基礎(chǔ)；第三章，組合邏輯電路設(shè)計(jì)；第四章，時(shí)序邏輯電路設(shè)計(jì)；第五章，數(shù)字系統(tǒng)的驗(yàn)證；第六章，數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐[2]。理論講授重點(diǎn)為Verilog設(shè)計(jì)基礎(chǔ)，了解硬件描述語(yǔ)言的基本概念，學(xué)習(xí)數(shù)字系統(tǒng)的設(shè)計(jì)方法；FPGA應(yīng)用技術(shù)課程實(shí)驗(yàn)內(nèi)容以數(shù)字電路為主，通過(guò)對(duì)組合邏輯門(mén)電路中加法器、譯碼器和表決器的學(xué)習(xí)，掌握組合邏輯電路的建模方法；對(duì)D觸發(fā)器、計(jì)數(shù)器和分頻器等電路的設(shè)計(jì)建立同步時(shí)序電路的設(shè)計(jì)思想；數(shù)字系統(tǒng)驗(yàn)證是確保電路模型符合設(shè)計(jì)規(guī)范，確定電路的邏輯功能是否正確。1.2"教學(xué)實(shí)驗(yàn)設(shè)備分析FPGA應(yīng)用技術(shù)課程的實(shí)踐性很強(qiáng)，為提高學(xué)生的學(xué)習(xí)積極性，需要配備相應(yīng)的實(shí)驗(yàn)設(shè)備。完整的FPGA教學(xué)實(shí)驗(yàn)設(shè)備需要配置計(jì)算機(jī)與FPGA硬件設(shè)計(jì)平臺(tái)。基于FPGA的系統(tǒng)教學(xué)平臺(tái)在市場(chǎng)上種類(lèi)有很多，主要分為試驗(yàn)箱和最小系統(tǒng)開(kāi)發(fā)板兩類(lèi)。試驗(yàn)箱體積大，優(yōu)點(diǎn)是集成度高、外設(shè)配置功能多，缺點(diǎn)是價(jià)格昂貴、器件損壞后維修困難；最小系統(tǒng)開(kāi)發(fā)板價(jià)格低廉，缺點(diǎn)是幾乎沒(méi)有外設(shè)，需要實(shí)訓(xùn)室額外提供耗材做擴(kuò)展性實(shí)驗(yàn)[3]。1.3"教學(xué)中的問(wèn)題分析數(shù)字電路教學(xué)案例簡(jiǎn)單，例如，組合邏輯電路設(shè)計(jì)中三人表決器、3-8譯碼器等電路設(shè)計(jì)與實(shí)際工程應(yīng)用貼合度不高，綜合實(shí)踐設(shè)計(jì)章節(jié)中的案例與之前章節(jié)的內(nèi)容關(guān)聯(lián)度不夠，沒(méi)有延續(xù)性。實(shí)驗(yàn)課前的準(zhǔn)備階段，教師常常會(huì)把源代碼與仿真文件提供給學(xué)生，學(xué)生只需要根據(jù)需求修改參數(shù)，完成編譯仿真等操作步驟，最后查看仿真結(jié)果完成實(shí)驗(yàn)。學(xué)生在實(shí)驗(yàn)過(guò)程中甚至?xí)霈F(xiàn)自始至終沒(méi)有寫(xiě)過(guò)一遍完整程序的情況，自然也就不會(huì)遇到相關(guān)的電路設(shè)計(jì)問(wèn)題，更不會(huì)去思考實(shí)現(xiàn)同樣的功能有幾種設(shè)計(jì)方法。部分學(xué)校由于缺少開(kāi)發(fā)板，導(dǎo)致學(xué)生對(duì)FPGA的電路設(shè)計(jì)沒(méi)有直觀印象，只停留在功能仿真階段，無(wú)法培養(yǎng)綜合能力。課程內(nèi)容多、教學(xué)課時(shí)少是現(xiàn)階段FPGA應(yīng)用技術(shù)課程教學(xué)的一個(gè)突出問(wèn)題，王靜霞[2]給出的參考教學(xué)課時(shí)是80課時(shí)，這在緊張的教學(xué)安排中是難以實(shí)現(xiàn)的。作為選修課，F(xiàn)PGA教學(xué)課時(shí)常設(shè)置為48課時(shí)，其中實(shí)踐課課時(shí)排課較少會(huì)導(dǎo)致學(xué)生缺乏動(dòng)手能力。因此，設(shè)計(jì)合適的教學(xué)案例讓學(xué)生在學(xué)中做、做中學(xué)是很有必要的。無(wú)論是在高校的教學(xué)還是在企業(yè)項(xiàng)目開(kāi)發(fā)中，F(xiàn)PGA的學(xué)習(xí)都存在一定的誤區(qū)。FPGA的學(xué)習(xí)者往往會(huì)把學(xué)習(xí)重點(diǎn)放在VerilogHDL語(yǔ)言上，而忽視了數(shù)字邏輯電路是FPGA的基礎(chǔ)。教師在教學(xué)過(guò)程中一定要時(shí)常引導(dǎo)學(xué)生對(duì)數(shù)字電路的理解，VerilogHDL語(yǔ)言只是一個(gè)搭建門(mén)電路的工具，不能用軟件的思維去開(kāi)發(fā)項(xiàng)目。2"課程教學(xué)內(nèi)容改革2.1"結(jié)合專(zhuān)業(yè)培養(yǎng)方向以桂林師范高等專(zhuān)科學(xué)校為例，學(xué)校有兩個(gè)專(zhuān)業(yè)開(kāi)設(shè)FPGA應(yīng)用技術(shù)課程，分別是電子信息工程技術(shù)專(zhuān)業(yè)和現(xiàn)代移動(dòng)通信專(zhuān)業(yè)。這兩個(gè)專(zhuān)業(yè)的人才培養(yǎng)目標(biāo)是培養(yǎng)面向電子、通信設(shè)備制造業(yè)和信息技術(shù)服務(wù)等行業(yè)的設(shè)備調(diào)試、嵌入式系統(tǒng)設(shè)計(jì)工程技術(shù)人員。因此，教學(xué)內(nèi)容設(shè)計(jì)要結(jié)合專(zhuān)業(yè)的培養(yǎng)方向。在電子、通信領(lǐng)域中，采用FPGA作為主處理器進(jìn)行項(xiàng)目開(kāi)發(fā)的應(yīng)用有很多，授課教師可以根據(jù)自己的專(zhuān)業(yè)領(lǐng)域設(shè)計(jì)教學(xué)案例，讓教學(xué)內(nèi)容更貼近工程實(shí)踐。2.2"結(jié)合FPGA工程師應(yīng)用細(xì)分領(lǐng)域面向社會(huì)需求的FPGA應(yīng)用開(kāi)發(fā)工程師在細(xì)分領(lǐng)域可以分為邏輯開(kāi)發(fā)工程師、邏輯驗(yàn)證工程師和邏輯測(cè)試工程師。FPGA應(yīng)用技術(shù)課程開(kāi)始階段，教師可以向?qū)W生講述FPGA應(yīng)用的崗位分工和需要掌握的職業(yè)技能、熟練度與相關(guān)嵌入式開(kāi)發(fā)軟件比較等，引導(dǎo)學(xué)生去招聘網(wǎng)站查看崗位職責(zé)、需求，讓學(xué)生對(duì)未來(lái)的規(guī)劃、就業(yè)產(chǎn)生直觀的認(rèn)識(shí)，激發(fā)學(xué)習(xí)興趣。關(guān)于課程內(nèi)容教師要先做好頂層設(shè)計(jì)，將項(xiàng)目分成不同的子模塊（包含邏輯功能開(kāi)發(fā)、數(shù)字邏輯電路功能驗(yàn)證、人機(jī)交互等）和整機(jī)電路測(cè)試等，學(xué)生可以按照工程實(shí)現(xiàn)場(chǎng)景分組承擔(dān)任務(wù)，每個(gè)小組中的成員在項(xiàng)目中又有不同分工。2.3"學(xué)科融合FPGA應(yīng)用技術(shù)課程的學(xué)習(xí)不能僅僅存在于仿真階段，需要在FPGA實(shí)驗(yàn)設(shè)備中實(shí)際操作，才能讓學(xué)生對(duì)FPGA開(kāi)發(fā)設(shè)計(jì)工作有直觀的印象。作為一門(mén)實(shí)踐性很強(qiáng)的課程，F(xiàn)PGA應(yīng)用技術(shù)和數(shù)字邏輯電路、電子信號(hào)測(cè)量、印制電路板設(shè)計(jì)與制作、通信原理等課程聯(lián)系緊密。基于FPGA可以實(shí)現(xiàn)通信原理中信號(hào)的調(diào)制與解調(diào)；電子信號(hào)測(cè)量課程采用FPGA實(shí)驗(yàn)設(shè)備完成信號(hào)檢測(cè)課程的學(xué)習(xí)；印制電路板設(shè)計(jì)與制作是電子信息、通信專(zhuān)業(yè)的核心課程，在選擇最小系統(tǒng)開(kāi)發(fā)板的前提條件下，可以將兩門(mén)課程的需求進(jìn)行融合，比如，可以將FPGA最小系統(tǒng)板的一些3×4矩陣鍵盤(pán)、LED顯示、ADC模塊等外設(shè)制作放在印制電路板設(shè)計(jì)與制作課程中進(jìn)行；設(shè)計(jì)單片機(jī)控制模塊與FPGA最小系統(tǒng)板的串行接口通信實(shí)驗(yàn)時(shí)，針對(duì)IO口電平不一致的問(wèn)題，則可以制作電平轉(zhuǎn)換模塊解決問(wèn)題，這樣就可以將兩門(mén)學(xué)科融合在一起，實(shí)現(xiàn)項(xiàng)目的分工。3"教學(xué)案例設(shè)計(jì)本文按照教學(xué)內(nèi)容改革的方向設(shè)計(jì)教學(xué)案例。為了促進(jìn)學(xué)生更好地掌握FPGA開(kāi)發(fā)這項(xiàng)工程實(shí)踐要求比較高的技能，獲得工程開(kāi)發(fā)經(jīng)驗(yàn)，案例的設(shè)計(jì)從結(jié)構(gòu)上層層漸進(jìn)，在實(shí)例中逐步引導(dǎo)學(xué)生形成對(duì)FPGA的認(rèn)識(shí)。教學(xué)案例分為初階篇和進(jìn)階篇，初階篇的作用是培養(yǎng)學(xué)生對(duì)本門(mén)課程的興趣，讓學(xué)生掌握FPGA基本開(kāi)發(fā)流程，并對(duì)FPGA工程應(yīng)用有一個(gè)初步的認(rèn)識(shí)；進(jìn)階篇的工程設(shè)計(jì)較為復(fù)雜，通過(guò)案例的設(shè)計(jì)培養(yǎng)學(xué)生的自主創(chuàng)新性能力，將所學(xué)專(zhuān)業(yè)課中的相關(guān)知識(shí)點(diǎn)進(jìn)行有效的融合，加強(qiáng)學(xué)生對(duì)理論知識(shí)的理解，鞏固專(zhuān)業(yè)知識(shí)。FPGA實(shí)驗(yàn)設(shè)備是用于教學(xué)的重要工具，本文選用正點(diǎn)原子的最小系統(tǒng)開(kāi)發(fā)板，如圖1所示。主處理芯片為XilinxZYNQ系列7010，主頻為666MHz，包含28k邏輯資源、2.1Mbit的BRAM，外接有USBUART、SD卡接口、千兆網(wǎng)口、RGBLCD接口和HDMI輸出接口等，可以滿足FPGA的教學(xué)要求。3.1"教學(xué)案例初階篇初階案例的設(shè)計(jì)需要考慮教學(xué)課時(shí)的分配、涵蓋的知識(shí)點(diǎn)和學(xué)生的基礎(chǔ)能力。數(shù)字時(shí)鐘管理系統(tǒng)是日常生活中最常見(jiàn)的電路之一，案例需求是設(shè)計(jì)一個(gè)數(shù)字鐘，在液晶屏上實(shí)現(xiàn)“小時(shí)”“分鐘”和“秒”的計(jì)時(shí)與顯示，通過(guò)鍵盤(pán)可以設(shè)置鬧鐘和定時(shí)器，精度為0.01秒。數(shù)字時(shí)鐘管理系統(tǒng)可以通過(guò)串口接收時(shí)間信息并在液晶屏上顯示，在沒(méi)有外來(lái)時(shí)間信息的情況下，需要通過(guò)鍵盤(pán)手動(dòng)修改時(shí)間信息。數(shù)字時(shí)鐘系統(tǒng)管理框圖如圖2所示。對(duì)數(shù)字時(shí)鐘系統(tǒng)進(jìn)行功能分解，形成不同的實(shí)驗(yàn)教學(xué)模塊，如表1所示。實(shí)驗(yàn)一：蜂鳴器模塊學(xué)習(xí)IO口的使用，引入FPGA設(shè)計(jì)環(huán)境；實(shí)驗(yàn)二：按鍵控制模塊學(xué)習(xí)組合邏輯電路；實(shí)驗(yàn)三：計(jì)時(shí)器模塊，結(jié)合按鍵控制模塊與蜂鳴器電路設(shè)計(jì)一個(gè)定時(shí)器、分頻器電路學(xué)習(xí)時(shí)序邏輯電路；實(shí)驗(yàn)四：串口收發(fā)模塊學(xué)習(xí)底層驅(qū)動(dòng)協(xié)議開(kāi)發(fā)；實(shí)驗(yàn)五：顯示控制模塊學(xué)習(xí)IP核的使用；最后綜合所有基礎(chǔ)課程形成數(shù)字時(shí)鐘系統(tǒng)。對(duì)相關(guān)模塊進(jìn)行教學(xué)時(shí)，通用的如按鍵鍵盤(pán)去抖、串口收發(fā)等功能，教師可以將實(shí)現(xiàn)方法與其單片機(jī)、ARM開(kāi)發(fā)平臺(tái)做比較，用于加深學(xué)習(xí)印象、鞏固學(xué)生知識(shí)。在課后學(xué)習(xí)過(guò)程中，學(xué)生可以在開(kāi)發(fā)平臺(tái)設(shè)計(jì)相關(guān)電路進(jìn)行擴(kuò)展學(xué)習(xí)。Verilog語(yǔ)法知識(shí)根據(jù)實(shí)際教學(xué)課時(shí)可以鑲嵌在功能模塊中，也可以單獨(dú)作為一個(gè)章節(jié)進(jìn)行學(xué)習(xí)。FPGA內(nèi)嵌的IP核是FPGA開(kāi)發(fā)的一個(gè)重要工具，功能設(shè)計(jì)較為復(fù)雜，涵蓋了數(shù)字電路、接口、音頻圖形處理等，調(diào)用IP核進(jìn)行電路設(shè)計(jì)可以大大減少工程師的工作量，但在部分教材上沒(méi)有對(duì)其進(jìn)行介紹，所以在案例設(shè)計(jì)時(shí)需要將其考慮進(jìn)去。初階案例中不需要講解太復(fù)雜的IP核，只需要學(xué)生對(duì)IP核的產(chǎn)生和調(diào)用有初步的了解。本文的功能模塊中，液晶顯示控制電路設(shè)計(jì)時(shí)需要鎖相環(huán)（PLL）對(duì)時(shí)鐘進(jìn)行分頻，字符信息存儲(chǔ)在ROM核中。IRIG-B格式碼簡(jiǎn)稱為B碼[4]，是將時(shí)間同步信號(hào)和秒、分、時(shí)、天等時(shí)間信息碼加載到頻率為1KHz的信號(hào)載體中。B碼的解碼功能可以作為一個(gè)功能擴(kuò)展模塊放到學(xué)生課后學(xué)習(xí)過(guò)程中，它需要對(duì)脈沖寬度進(jìn)行統(tǒng)計(jì)，涵蓋時(shí)序邏輯電路中計(jì)數(shù)器知識(shí)點(diǎn)，對(duì)功能測(cè)試驗(yàn)證時(shí)，可以和電子信號(hào)測(cè)量課程中示波器應(yīng)用相結(jié)合，讓學(xué)生對(duì)IRIG-B格式碼有一個(gè)直觀的印象。3.2"教學(xué)案例進(jìn)階篇進(jìn)階篇案例的設(shè)計(jì)建立在學(xué)生初步掌握FPGA開(kāi)發(fā)能力的基礎(chǔ)之上，并對(duì)電路設(shè)計(jì)有一定的了解。FPGA在工程應(yīng)用中常用于信號(hào)、數(shù)據(jù)處理，數(shù)據(jù)采集系統(tǒng)是FPGA電路進(jìn)階設(shè)計(jì)中很重要的一環(huán)，將數(shù)據(jù)采集與所學(xué)專(zhuān)業(yè)相結(jié)合構(gòu)成符合專(zhuān)業(yè)特色的教學(xué)內(nèi)容。本文將教學(xué)內(nèi)容與通信專(zhuān)業(yè)融合，進(jìn)行教學(xué)案例的設(shè)計(jì)。《無(wú)線通信的MATLAB和FPGA實(shí)現(xiàn)》詳細(xì)介紹了無(wú)線通信中數(shù)字處理基礎(chǔ)、數(shù)字調(diào)制、信道編解碼接收機(jī)等關(guān)鍵技術(shù)及其MATLAB和FPGA的實(shí)現(xiàn)[5]，教師可以將其作為零散的知識(shí)點(diǎn)，在需要理解或者使用某個(gè)功能時(shí)讓學(xué)生學(xué)習(xí)和調(diào)用，但不具有連貫性，不是一個(gè)完整的工程應(yīng)用。低空經(jīng)濟(jì)是我國(guó)未來(lái)發(fā)展的一個(gè)重點(diǎn)，對(duì)無(wú)人機(jī)信號(hào)的監(jiān)測(cè)任務(wù)也會(huì)越來(lái)越多，超外差接收機(jī)的設(shè)計(jì)可以有效解決相關(guān)問(wèn)題。無(wú)人機(jī)常用工作頻段有2.4GHz和5.8GHz，對(duì)無(wú)人機(jī)信號(hào)監(jiān)測(cè)可以歸屬于無(wú)線電信號(hào)檢測(cè)。無(wú)線電信號(hào)檢測(cè)系統(tǒng)框圖如圖3所示，系統(tǒng)主要包括ADC數(shù)據(jù)采樣等模塊。中頻信號(hào)可以通過(guò)MATLAB生成，也可以對(duì)無(wú)人機(jī)信號(hào)進(jìn)行實(shí)際采樣，ADC數(shù)據(jù)采樣模塊實(shí)現(xiàn)對(duì)輸入數(shù)據(jù)的正確接收，并恢復(fù)成數(shù)據(jù)流形式的數(shù)據(jù)，用于后級(jí)的超外差數(shù)據(jù)處理，超外差接收模塊完成對(duì)中頻信號(hào)的窄帶濾波、時(shí)域檢測(cè)和參數(shù)提取、頻率參數(shù)估計(jì)運(yùn)算，將最終結(jié)果封包形成全脈沖描述字（PDW）通過(guò)網(wǎng)口發(fā)送到計(jì)算機(jī)終端。在教學(xué)過(guò)程中，將上述功能模塊進(jìn)行分解教學(xué)可以形成接口、信號(hào)處理兩大類(lèi)知識(shí)點(diǎn)。1）接口包含ADC配置、DDR3數(shù)據(jù)存儲(chǔ)和網(wǎng)口通信：ADC采樣知識(shí)點(diǎn)結(jié)合通信原理有系統(tǒng)靈敏度、接收動(dòng)態(tài)范圍等指標(biāo)內(nèi)容；網(wǎng)口通信可以結(jié)合計(jì)算機(jī)網(wǎng)絡(luò)方面知識(shí)點(diǎn)教學(xué)，根據(jù)具體的應(yīng)用場(chǎng)景和需求決定數(shù)據(jù)接口采用RGMII還是SGMII、通信協(xié)議采用TCP還是UDP通信。2）信號(hào)處理包含濾波器設(shè)計(jì)、FFT頻率測(cè)量