計算機體系結構設計第1章

緒

論第2章

數的表示與計算體系第3章

指令系統設計第4章

中央處理器體系結構設計第5章

存儲器體系結構設計第6章I/O系統設計第7章

并行處理與普適計算第8章生物計算機第9章

光計算機第10章

量子計算機主要參考文獻計算機體系結構設計第1章緒論1.1計算機體系結構的基本概念1.2計算機的發展簡史1.3計算機體系結構的分類1.4計算機系統的性能指標1.5計算機的應用習

題

1第1章

緒論1.1計算機體系結構的基本概念

計算機體系結構(ComputerArchitecture)：又稱為計算機系統結構，指機器語言程序員看到的傳統機器級具有的屬性結構，包括概念性結構和功能性結構兩方面。

計算機組織(ComputerOrganization)：也稱為計算機組成，指計算機體系結構的邏輯實現或邏輯結構，即物理機器級內各部件的功能及各部件的聯系，各事件的控制方式與排序方式，包括物理機器級內數據流和控制流的組成及邏輯設計等。

計算機實現(ComputerImplementation)：指計算機組成的物理實現或物理結構，即器件技術(占主導作用)和微組裝技術，包括處理機、主存、外設等器件的物理結構與器件集成，信號傳輸技術，模塊、插件、底板的劃分與連接，電源、冷卻及整機裝配技術等。

計算機系統(ComputerSystem)包括硬件和軟件兩大部分。

計算機硬件(ComputerHardware)：或硬件系統，指計算機系統的實體部分，即計算機系統中電子、機械、光電等元件組成的各種物理器件的總稱。

計算機軟件(ComputerSoftware)：或軟件系統，指計算機系統中的軟體部件，即計算機程序及其文檔。計算機軟件一般分為系統軟件和應用軟件兩大類。圖1.1計算機系統1.2計算機的發展簡史1.2.1機械式計算機的發展算盤是人類最早的計算工具帕斯卡的加法機圖1.3哈佛Mark-I

Mark-I是一種完全機電式的計算機。它長15米，高2.4米，有15萬個元件，還有800千米導線，使用了3000多個繼電器，重量達5噸。其核心是72個循環寄存器，每個可存放一個正或負的23bit的數字。數據和指令通過穿孔卡片機輸入，輸出則由電傳打字機實現。其加法速度是300ms，乘法速度是6s，除法速度是11.4s。IBM公司方面把它命名為ASCC（AutomaticSequenceControlledCalculator）。1.2.2電子計算機硬件結構的發展時代年份硬件軟件應用一1946～1958電子管機器語言匯編語言科學計算二1959～1965晶體管高級語言數據處理三1965～1971小規模集成電路(Small-ScaleIntegration，SSI)，中規模集成電路(Medium-ScaleIntegration，MSI)操作系統工業控制四1971～1990大規模集成電路(Large-ScaleIntegration，LSI)數據庫網絡商業領域五1990年至今超大規模集成電路(Very-large-scaleintegration，VLSI)人工智能各個領域表1.1電子計算機發展的5代

Colossuscomputer（巨人）是世界上最早的電子數字機器。1936年，年僅23歲的圖靈提出了日后被稱為“圖靈機”的抽象裝置，它可以被用來模擬任何計算機算法的邏輯。圖靈Colossuscomputer(1)電子管時代(1946

~

1959年)1946年2月14日，美國賓夕法尼亞大學莫爾學院制成的大型的電子數值積分計算機ENIAC(ElectronicNumericalIntegratorAndCalculator)通過驗收，這就是人們常常提到的世界上第一臺電子計算機。運算速度比繼電器計算機快1000倍，功率為150千瓦，18000多只電子管、10000多只電容器、70000只電阻、1500多個繼電器，占地160多平方米，重達30噸，5種功能（每秒5000次加法運算、每秒50次乘法運算、能進行平方和立方計算、sin和cos函數數值運算、其他更復雜的計算）。但是，尚未完全具備現代計算機的主要特征，并且采用十進制計算。馮?諾依曼ENIAC（2）晶體管時代（1959年—1964年）IBM7090晶體管（3）中、小規模集成電路時代（1964年—1975年）IBMS/360-20（4）超大規模集成電路時代（1975年—1990年）IBMPCAPPLEII（5）超級規模集成電路時代（1990年—現在）1.2.3微處理器的發展

1971年11月15日，全球第一款微處理器“Intel4004”從Intel公司誕生。

微處理器（Microprocessor，μP或MPU）：是由一片或幾片大規模集成電路組成的中央處理部件，包括運算器、控制器和一定數量的寄存器。

微型計算機：是指以微處理器為基礎，配以內存儲器和I/O接口電路和輔助電路構成的一個相對獨立的電路系統。

微型計算機系統：是指微型計算機在配以相應的外圍設備，安裝必要的軟件構成的系統。時代年份位數典型處理器一1971~19734位Intel4004,Intel8008,等二1974~19778位Intel8080/8085,Z80,M6800,等三1978~198416位Intel8086,8088,Z8000,M68000,等四1985~199232位Intel80386,80486,等五1993-200564位IntelPentium系列,AMDK6,等六2005年至今多核Intel酷睿（core）系列,AMD速龍,等表1.2微處理器的6代1.2.4從模擬計算機到數字計算機

數字式電子計算機（DigitalElectronicComputer），即數字計算機，是當今世界電子計算機行業中的主流，其內部處理的是一種稱為符號信號或數字信號的電信號。在時間上和數量上都是離散的物理量稱為數字量，把表示數字量的信號叫數字信號，把工作在數字信號下的電子電路叫數字電路。由于這種處理信號的差異，使得其組成結構和性能優于模擬計算機。表1.3模擬計算機與數字計算機的比較1.2.5計算機軟件的發展（1）機器語言階段（2）匯編語言階段

匯編程序（Assembler，或匯編器），是將匯編語言編制的程序（稱為源程序，如asm文件）翻譯成機器語言程序（稱為目標程序，如obj文件）的工具，并進一步連接成為可執行程序（比如exe文件）。使用符號語言編程序仍然需要面向一臺具體的機器。（3）高級語言階段包括編譯方式和解釋方式。（4）操作系統階段（5）Web服務階段1.3.1馮?諾依曼體系結構1.3計算機體系結構的分類馮?諾依曼思想的基本要點可歸納如下：（1）計算機由輸入設備、輸出設備、運算器、存儲器和控制器五大部件組成。（2）采用二進制形式

表示數據和指令（3）采用存儲程序方式輸入設備存儲器輸出設備運算器控制器圖1.22典型的馮?諾依曼計算機體系結構圖1.3.2哈佛體系結構

在DSP(digitalsignalprocessor)算法中，最大的工作量之一是與存儲器交換信息，這其中包括作為輸入信號的采樣數據、濾波器系數和程序指令。為此，哈佛大學提出了與馮?諾依曼結構完全不同的另一種計算機結構，人們習慣稱之為哈佛結構。使用哈佛結構的處理器有：AVR、ARM9、ARM10、ARM11等。圖1.24哈佛結構圖1.25哈佛結構指令和數據有不同的數據寬度圖1.23馮?諾依曼結構的處理器對存儲器進行讀寫操作1.3.3Flynn計算機體系結構的分類

1966年，美國斯坦福大學教授Michael.J.Flynn提出根據指令流、數據流的多倍性（multiplicity）特征對計算機系統進行分類。（1）單指令流單數據流（SingleInstructionStreamSingleDataStream，SISD）（2）單指令流多數據流（SingleInstructionStreamMultipleDataStream，SIMD）（3）多指令流單數據流（MultipleInstructionStreamSingleDataStream，MISD）（4）多指令流多數據流（MultipleInstructionStreamMultipleDataStream，MIMD）1.3.4馮澤云分類法

1972年，美籍華人馮澤云教授（Tse-yunFeng）提出用最大并行度來對計算機體系結構進行分類。由此得出四種不同的計算機結構：（1）字串行、位串行(簡稱WSBS)。其中N=1，M=1。（2）字并行、位串行(簡稱WPBS)。其中N=1，M>1。（3）字串行、位并行(簡稱WSBP)。其中N>1，M=1。（4）字并行、位并行(簡稱WPBP)。其中N>1，M>1。1.3.5計算機系統的層次結構圖1.26計算機系統的語言層次結構

從語言的角度出發，把計算機系統按功能劃分成5個層次級別，每一級以一種不同的語言為特征，每一級都能進行程序設計。1.3.6計算機的總線組織結構圖1.27現代計算機總線組織結構

采用總線結構可以大大減少傳輸線數，減輕發送部件的負載，并可簡化硬件結構，靈活地組織、修改與擴充系統。

按其任務，可把總線分為下面幾種類型。CPU內部總線：這是一級數據線，是用來連接CPU內部各寄存器和算術邏輯部件的總線。在微型計算機系統中，CPU內部總線就是芯片內的總線。部件內總線：在計算機中，通常按功能模塊制作成插件，在插件上也常采用總線結構連接有關芯片。這一級屬芯片間的總線。系統總線：這是連接系統內各大部件如CPU、主存、I/O設備等的總線，它是連接整機系統的基礎。系統總線包括地址線、數據線、控制/狀態信號線。外總線：這是計算機系統之間或計算機系統與其他系統之間的通信總線。

按照總線信息傳送方向區分，總線又可分為單向總線和雙向總線兩種。根據不同的總線組織，可以將計算機的體系結構做如下分類：（1）單總線結構（2）雙總線結構（3）通道結構

通道是一種具有處理機功能的專門用來管理I/O操作的控制部件。具有通道的計算機系統通常采用主機、通道、I/O設備控制器、I/O設備四級連接方式，這種結構具有較大的變化和擴展余地。

對于較小的系統來說，可將設備控制器與I/O設備合并在一起，將通道與CPU合并在一起。對較大的系統，則可單獨設置通道。對更大的系統，可將通道發展為專門的I/O處理機，甚至功能更強的前端機。[例1.1]圖1.32為主機框圖，根據要求回答存數指令的信息流程。圖1.32某主機框圖解:取指令：PC→MAR→M→MDR→IR分析指令：OP(IR)→CU執行指令：Ad(IR)→MAR→M,ACC→MDR→M123567894CU控制單元主存儲器MDRMAR存儲體CPUPC控制器IR…運算器MQACCALUXI/O設備1.3.7計算機的軟件系統[例1.2]環路復雜度用來定量度量程序的邏輯復雜度，常用McCabe方法來表示。一個有e條邊和n個節點的流程圖F，其環路復雜度為：V(G)=e－n+2 （1.1）圖1.33某程序圖解：根據圖可知，e=8，n=6，根據公式V(G)=e-n+2，有：8-6+2=41.4.1摩爾定律

1964年，英特爾公司創始人戈登·摩爾（GordonMoore）在一篇短論文里提到：每18個月，集成電路的性能將提高一倍，而其價格將降低一半。

摩爾定律有另外一種表述方法，即每過10年計算機系統性能將會增加100倍，通訊帶寬也會提高100倍，而花費的資金不會增加。1.4計算機系統的性能指標1.4.2性能測試程序

計算機性能通常用峰值性能（Peakperformance）和持續性能（Sustainedperformance）來評價。

峰值性能是指在理想情況下計算機系統可獲得的最高理論性能，它不能反映出系統的實際性能。

實際性能又稱持續性能，其值只有峰值性能的5%~35%，這是因為實際程序運行時會受到硬件結構、操作系統、算法設計和編程等因素的影響。

SPEC（SystemPerformanceEvaluationCooperative）一個開放性的非贏利組織，1988年由工作站廠商HP、DEC、MIPS、SUN共同發起，已成為最成功的性能測試標準化組織。基準測試程序SPECCPU2006包括12個整數基準測試程序集，17個浮點數基準測試程序集。

由于Server有不同的服務功能，因此有多類benchmarks：SPECrate—processingrateofamultiprocessor面向Server的處理器吞吐量的benchmarks，SPECCPU2000使用了SPECCPUbenchmarks，通過運行多個CPU基準測試程序副本來獲得多處理機的處理速率(SPECrate)。SPECSFS--fileserverbenchmark測試網絡文件系統的性能，包括磁盤、IO和處理器的性能。SPECWeb--Webserverbenchmark模擬多個用戶請求Server的靜態和動態頁面。1.4.3基本性能指標（1）處理機字長（機器字長）

處理機運算器中一次能夠完成二進制運算的位數；機器字長與系統數據總線寬度有一定相關性（不一定完全一樣）。（2）主頻/周期時鐘周期（ClockCycle，也稱為振蕩周期）

時鐘脈沖的倒數，計算機中最基本的、最小的時間單位。機器周期（MachineCycle，也稱為CPU周期）

指的是指令周期中的某一工作階段所需的時間。一般情況下，一個機器周期由若干個時鐘周期（振蕩周期）組成。指令周期（InstructionCycle）

指令周期是執行一條指令所需要的時間，一般由若干個機器周期（CPU周期）組成?？偩€周期（BUSCycle）

一個訪存儲器或I/O端口操作所用時間。含4個時鐘周期。（3）CPU的運算速度

CPU執行時間：CPU執行一般程序所占用的CPU時間；

CPI（CyclePerInstruction）：執行一條指令所需的平均時鐘周期數；

MIPS（MillionInstructionsPerSecond）：每秒百萬指令數，即單位時間內執行的指令數；針對標量機（執行一條指令，只得到一個運算結果）；

MFLOPS（MillionFloating-pointOperationsPerSecond）：每秒百萬次浮點操作數，衡量機器浮點操作的性能；針對向量機（執行一條向量指令，通?？傻玫蕉鄠€運算結果）。（4）一個程序的CPU時間

指令數（InstructionCount，IC），計算出執行一條指令所需的平均時鐘周期數（CPI）：（5）吞吐量

表征一臺計算機在某一時間間隔內能夠處理的信息量。（6）響應時間

從輸入有效到系統產生響應之間的時間度量，用時間單位來表示。（7）利用率

在給定的時間間隔內，系統被實際使用的時間所占的比率，用百分比表示。（8）總線寬度

一般指運算器與存儲器之間的數據總線寬度。（9）主存儲器容量

主存儲器所能存儲二進制數據的位數，或者說主存儲器中所有存儲元的總數目，通常以字節數表示。（10）主存儲器帶寬

單位時間內從主存儲器讀出的二進制信息量，一般用字節數/秒表示。1.4.4Amdahl定律

加速比的大小與兩個因素有關。一個是改進前的系統中，可改進部分的執行時間在總的執行時間中所占的比例，簡稱為可改進比例，記為Fe。Fe總是小于1的。另一個是可改進部件改進以后性能提高的倍數，簡稱為部件加速比，記為Se。Se一般大于1。假設改進前的整個任務的執行時間為T0，改進后整個任務的執行時間為Tn，改進后整個系統的加速比Sn為：（1）科學計算（2）數據處理（3）自動控制（4）計算機輔助設計（5）人工智能（6）網絡應用

1.5計算機的應用習題11.1，1.2，1.3，1.4，1.5Thankyou!第2章數的表示與計算體系2.1

進位計數制與數制轉換2.2

無符號數與文字的表示2.3

帶符號數的表示2.4

定點數與定點運算2.5

浮點數與浮點運算2.6BCD碼(binarycodeddecimal)2.7

數據校驗碼2.8

時序邏輯電路2.9

組合邏輯電路2.10陣列邏輯電路習

題2第2章

數的表示與計算體系2.1.1進位計數制（1）十進制數(DecimalSystem)

定義：按“逢十進一，借一當十”的原則進行計數，稱為十進制數，即每位上計滿10時向高位進一。

特點：每個數的數位上只能是0、1、2、3、4、5、6、7、8、9十個數碼；十進制數中最大數字是9，最小數字是0；基數為10；

十進制數的位權表示：N=an-110n-1+an-210n-2+…+a1101+a0100+a-110-1+a-210-2+…+a-m10-m例如，(1234)10=1×103＋2×102＋3×101＋4×1002.1

進位計數制與數制轉換（2）二進制數(BinarySystem)

定義：按“逢二進一，借一當二”的原則進行計數，稱為二進制數，即每位上計滿2時向高位進一。

特點：每個數的數位上只能是0，1兩個數字；二進制數中最大數字是1，最小數字是0；基數為2。

二進制數的位權表示：(0010.1011)2=0×23+0×22+1×21+0×20+1×2-1+0×2-2+1×2-3+1×2-4

二進制數的運算規則：

加法運算①0＋0=0②0＋1=1＋0=1③1＋1=0（進1）

減法運算①0-0=0②1-1=0③1-0=1④0-1=1（借1）

乘法運算①0×0=0②1×1=1③0×1=1×0=0（3）八進制數(OctalSystem)

定義：按“逢八進一，借一當八”的原則進行計數，稱為八進制數，即每位上計滿8時向高位進一。

特點：每個數的數位上只能是0、1、2、3、4、5、6、7八個數字。

八進制數的位權表示：(567.012)8=5×82+6×81+7×80+0×8-1+1×8-2+2×8-3（4）十六進制數(HexdecimalSystem)

定義：按“逢十六進一，借一當十六”的原則進行計數，稱為十六進制數，即每位上計滿16時向高位進一。

特點：每個數的數位上只能是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六個數碼。

十六進制數的位權表示：(90AB.CDEF)16=9×163+0×162+10×161+11×160

+12×16-1+13×16-2+14×16-3+15×16-4（5）常用計數制間的對應關系

十進制數使用D（可以省略），二進制數使用B，八進制數使用Q，十六進制使用H。八進制對應二進制十六進制對應二進制十六進制對應二進制0000000008100010011000191001201020010A（10）1010301130011B（11）1011410040100C（12）1100510150101D（13）1101611060110E（14）1110711170111F（15）11112.1.2數制間的轉換（1）非十進制數轉換成十進制數

非十進制數轉換成十進制數采用“位權法”，即把各非十進制數按位權展開，然后求和。（2）二、八、十六進制數之間轉換

把二進制數轉換為八進制數時，按“三位并一位”的方法進行。

以小數點為界，將整數部分從右向左每三位一組，最高位不足三位時，添0補足三位；小數部分從左向右，每三位一組，最低有效位不足三位時，添0補足三位。然后，將各組的三位二進制數按權展開后相加，得到一位八進制數。

將八進制數轉換成二進數時，采用“一位拆三位”的方法進行。（3）十進制數轉換成非十進制數整數部分

十進制整數化為非十進制整數采用“余數法”，即除基數取余數。把十進制整數逐次用任意十制數的基數去除，一直到商是0為止，然后將所得到的余數由下而上排列即可。小數部分

十進制小數轉換成非十進制小數采用“進位法”，即乘基數取整數。這種方法稱為“乘2取整法”或“乘2法”。

2.2.1無符號數的表示2.2無符號數與文字的表示

計算機進行數據處理時，一次存取、加工和傳送的數據長度稱為字(word)。計算機的字長越大，其性能越優越。

所謂大端存儲就是將多個字節數據依次存放，將高字節數據存放到低地址，將低字節數據存放到高地址。(a)大端存儲(b)小端存儲圖2.1計算機中多字節數據的存儲地址數據地址數據100H12H100H78H101H34H101H56H102H56H102H34H103H78H103H12H104H……104H……2.2.2十進制數串的表示

大多數通用性較強的計算機都能直接處理十進制形式表示的數據。主要有兩種形式：字符串形式

即一個字節存放一個十進制的數位或符號位。一個十進制數占用連續的多個字節，使用時需要給出該數在主存中的起始地址和位數(串的長度)。主要用在非數值計算領域。壓縮的十進制數串形式

即一個字節存放兩個十進制的數位。它比前一種形式節省存儲空間，又便于直接完成十進制數運算，從而被廣泛采用。類似的，它也要給出數據在主存中的首地址和位數(又稱位長，不含符號位)。位長為0的數其值為0。十進制數串表示法的優點是位長可變。2.2.3西文字符在計算機中的表示ASCII（American

Standard

Code

for

Information

Interchange）

美國信息交換標準代碼ASCII是基于拉丁字母的一套電腦編碼系統，主要用于顯示現代英語和其他西歐語言。它是現今最通用的單字節編碼系統，并等同于國際標準ISO/IEC646。ANSI（American

National

Standards

Institute）

美國國家標準碼ANSI碼是一種字符代碼，為使計算機支持更多語言，通常使用0x00~0x7f范圍的1個字節來表示1個英文字符。超出此范圍的使用0x80~0xFFFF來編碼，即擴展的ASCII編碼。不同的國家和地區制定了不同的標準，不同ANSI編碼標準之間互不兼容。ANSI編碼表示英文字符時用一個字節，表示中文用兩個或四個字節。EBCDIC（Extended

Binary

Coded

Decimal

Interchange

Code）

EBCDIC為國際商用機器公司(IBM)于1963年間推出的字符編碼表，根據早期打孔機式的二進化十進數(BCD，Binary

Coded

Decimal)排列而成。每個字母或數字字符都被表示為一個8位的二進制數，共有256個字符被定義。Unicode（統一碼）

Unicode是國際組織制定的可以容納世界上所有文字和符號的字符編碼方案，為每種語言中的每個字符設定了統一并且唯一的二進制編碼。Unicode的實現有UTF-8、UTF-16、UTF-32等編碼方案。2.2.4中文字符在計算機中的表示（1）漢字編碼標準

常見的漢字編碼標準有GB2312-80、BIG5和Unicode等。區位碼編碼與ASCII一致，編碼范圍2121H～7E7EH。圖2.2區位碼

所有的漢字及符號分配在一個94行、94列的表格中，每一行稱為一個“區”，編號為01區到94區；每一列稱為一個“位”，編號為01位到94位。區位碼和國標碼關系：一級漢字（3755個）二級漢字（3008個）（擴充使用）字母、數字和各種符號 ………………19423位號…………191655568794區號(按漢語拼音排列)(按偏旁部首排列)國標碼=區位碼H+2020H（2）機內碼國標碼和機內碼的關系是：機內碼=國標碼+8080H區位碼和機內碼的關系是：機內碼=區位碼+A0A0H（3）漢字字形碼

有點陣式漢字和矢量漢字兩種表示方法。圖2.4點陣式漢字示例2.2.5布爾代數與布爾邏輯（1）布爾代數表2.3A與B的邏輯運算表

計算機中的邏輯運算，主要是指邏輯非、邏輯加、邏輯乘、邏輯異四種基本運算。ABAANDBAORBAXORB00000100110101111110（2）邏輯非及非門

邏輯非運算：邏輯非也稱求反。常用變量前方加一~或上方加一橫來表示。表2.4“非”運算（NOT）（3）邏輯與及與門

邏輯乘運算：對兩數進行邏輯乘，就是按位求它們的“與”（And），所以邏輯乘又稱“邏輯與”，常用記號“∧”或“·”來表示。假設有兩數x、y，它們表示為：x=x0x1x2…xn，y=y0y1y2…yn，則有：z=x∧y=z0z1z2…zn(i=0,1,2,…,n)，zi=xi∧yi(i=0,1,2,…,n)（4）邏輯或及或門

邏輯加運算：對兩個數進行邏輯加，就是按位求它們的“或”（Or），所以邏輯加又稱邏輯或，常用記號“∨”或“＋”來表示。（5）邏輯異或及異或門

邏輯異運算：對兩數進行異就是按位求它們的模2和，所以邏輯異又稱“按位加”（Xor），常用記號“⊕”或”

”表示。有兩數x、y，它們表示為：x=x0x1x2…xn，y=y0y1y2…yn，則有：z=x⊕y=z0z1z2…zn(i=0,1,2,…,n)。2.3.1機器數與真值

采用二進制表示形式的連同數符一起代碼化了的數據，在計算機中統稱為機器數或機器碼。而與機器數對應的用正、負符號加絕對值來表示的實際數值稱為真值。機器數可分為無符號數和帶符號數兩種。2.3帶符號數的表示

綜上所述，可得機器數的特點為：

數的符號采用二進制代碼化，0表“+”，1代表“-”。符號通常放在數據最高位。

小數點本身是隱含的，不占用存儲空間。

所以機器數表示的數值是不連續的。8位二進制帶符號數中，00000000~01111111為正整數0~127，11111111~10000000為負數-127~0，其中00000000表示+0，10000000表示-0。2.3.2原碼表示（1）原碼的定義

設為x為二進制數據，數值部分的位數為n，給出了x為純小數±0.x1x2…xn和x為純整數±x1x2…xn時的原碼表示的定義。

純小數原碼的定義：

純整數原碼的定義：2.3.3補碼表示（1）模的概念

對于任意x，在模M的條件下的補數[x]補，可給出：[x]補=m+x(modM)。可知：1)當x≥0時，m+x大于M，把M丟掉，得[x]補=x，即正數的補數等于其本身。2)當x<0時，[x]補=m+x=M-|x|，即負數的補數等于模與該數絕對值之差。（2）補碼的定義

由于計算機中的數據均采用二進制編碼表示，因此通常將某數對模的補數稱為補碼。對于數值部分的位數為n的二進制數據x，給出了x為純小數±0.x1x2…xn和x為純整數±x1x2…xn時的補碼表示的定義。

純小數補碼的定義：

純整數補碼的定義：2.3.4反碼表示（1）反碼的定義

2.3.5移碼表示（1）移碼的定義

純小數移碼的定義：[x]移=1+x，-1≤x<1

純整數移碼的定義：[x]移=2n+x，-1≤x<1（2）移碼與補碼的關系當0≤x<2n時，[x]補=x，因為[x]移=2n+x，所以[x]移=2n+[x]補。當-2n≤x<0時，[x]補=2n+1+x，因為[x]移=2n+[x]補-2n+1=[x]補-2n。其中，n為數值部分的長度。（3）移碼的特點設[x]移=x0x1x2…xn，符號位x0表示真值x的正負。x0=1，x為正；x0=0，x為負。真值0的移碼表示只有一種形式：[+0]移=[-0]移=1000。移碼與補碼的表示范圍相同。純小數的移碼可以表示到-1，[-1]移=0.0...0；純整數的移碼可以表示到-2n，n為數值部分的長度，[-2n]移=00...0。真值大時，對應的移碼也大；真值小時，對應的移碼也小。2.4.1定點表示

定點格式(fixedpointformat)約定所有數據的小數點位置是固定不變的。

浮點格式(floating-pointformat)正好相反，數據的小數點位置是浮動可變的。2.4定點數與定點運算圖2.9定點數的兩種格式

當小數點位于數符和第一數值位之間時，機器內的數為純小數；當小數點位于數值位之后時，機器內的數為純整數。采用定點數的機器稱為定點機。2.4.2加法與減法運算（1）補碼加減運算的基本公式

補碼加法的基本公式為：整數：[A]補+[B]補=[A+B]補(mod2n+1)

小數：[A]補+[B]補=[A+B]補（mod2）對于減法，因A-B=A+(-B)，則：[A-B]補=[A+(-B)]補由補碼加法基本公式可得：整數：[A-B]補=[A]補+[-B]補(mod2n+1)

小數：[A-B]補=[A]補+[-B]補(mod2)

（2）溢出判斷用一位符號位判斷溢出

對于加法，只有在正數加正數和負數加負數兩種情況下才可能出現溢出，符號不同的兩個數相加是不會出現溢出的。對于減法，只有在正數減負數或負數減正數兩種情況下才可能出現溢出，符號相同的兩個數相減是不會出現溢出的。利用最高位（符號位c0）和次高位（數值部分的最高位c1）的進位狀況來判斷

兩個補碼數實現加減運算時，若最高數值位c1向符號位c0的進位值與符號位c0產生的進位輸出值不相同，則表明加減運算產生了溢出。采用雙符號位補碼進行判斷。

雙符號位補碼又稱為變形補碼或模4補碼，即對于任何小于1的正數，雙符號位為00；對于任何大于-1的負數，雙符號位為11。當兩數相加的結果在符號位出現01或10兩種組合時，說明出現了溢出。2.4.3原碼乘法運算計算機中實現乘除運算通常采用以下三種方式：利用乘除運算子程序

這種方式的基本思想是采用軟件實現乘除運算。通常是利用計算機中的加減運算指令、移位指令及控制類指令組成循環程序，得到運算結果。乘除運算邏輯部件

在加法器的基礎上增加左、右移位及計數器等邏輯線路構成乘除運算部件，采用硬件實現乘除運算。在這種計算機中，設置有乘除運算指令，用戶只需執行乘除指令即可進行乘除運算。設置專用的陣列乘除運算器

由于前一方式在實現乘除運算時，通常是在一個加法器上多次串行地進行運算，所以依然需要較多的運算時間。（1）原碼一位乘法

在原碼一位乘法中，參加運算的被乘數和乘數均用原碼表示；運算時符號位單獨處理，被乘數與乘數的絕對值相乘；所得的積也采用原碼表示。（2）原碼兩位乘法

原碼兩位乘法算法的思想是每次判別乘數的兩位，將一位乘法中的兩步用一步替代。設乘法判別位為yn-1yn，zi-1為前次部分積，zi為兩位乘法的第i位部分積。表2.5原碼兩位乘法的運算規則2.4.4原碼除法運算（1）原碼恢復余數法

在原碼除法中，參加運算的被除數和除數均采用原碼表示，所得的商和余數也采用原碼表示。運算時，符號位單獨處理，被除數和除數的絕對值相除。為了保證定點除法的運算結果不超過機器所能表示的定點數據范圍，在進行除法之前必須判定被除數和除數是否滿足定點小數除法或定點整數除法的要求。（2）原碼不恢復余數法

在恢復余數法的運算過程中，可以發現將“加除數(恢復余數)→左移→減除數”的操作用“余數左移→加除數”的操作來替代，所得結果是一樣的。而且這樣做，既節省了恢復余數的時間，又簡化了除法控制邏輯(無論余數為正還是為負，余數的操作均為左移、加/減運算兩步操作)。2.4.5補碼乘法運算（l）補碼一位乘法

補碼乘法有多種，常用的有校正法和布斯乘法。其中布斯乘法是由布斯(A.D.Booth)夫婦提出。以定點小數為例，設參加運算的被乘數x的補碼為[x]補=x0.x1x2…xn，乘數y的補碼為[y]補=y0.y1y2…yn，乘積為[z]補=[x×y]補。表2.6補碼一位乘法的操作（2）補碼兩位乘法0An+1n+2位加法器控制門0Xn+10Qn

n+1移位和加控制邏輯計數器CGM00,110110右移圖2.10補碼Booth算法運算器框圖2.4.6補碼除法運算

以補碼一位除法為例，運算規則如表2.8所示，商一般采用末位置1的方法，操作簡便，表中i=0~n-1。表2.8補碼一位除法

如要提高精度，則按上述規則多求一位，再采用以下規則對商進行處理。兩數能除盡，如果除數為正，商不必加2-n；如果除數為負，商加2-n。兩數除不盡，如果商為正，商不必加2-n；如果商為負，商加2-n。2.4.7移位運算（1）算術移位

必須注意的是：不論是正數還是負數，移位后其符號位均不變，這是算術移位的重要特點。表2.9不同碼制機器數移位后的空位添補規則

分析任意負數的補碼可發現，當對其由低位向高位找到第一個“1”時，在此“1”左邊的各位均與對應的反碼相同，而在此“1”右邊的各位(包括此“1”在內)均與對應的原碼相同，即添0；右移時因空位出現在高位，則添補的代碼應與反碼相同，即添1。（2）邏輯移位

無符號數的移位稱為邏輯移位。邏輯移位的規則是：邏輯左移時，高位移出，低位添0；邏輯右移時，低位移出，高位添0。圖2.11常見的算術移位和邏輯移位7/150CF循環右移7/150CF帶進位循環左移←7/150CF帶進位循環右移→7/150CF循環左移7/150←0←CF邏輯左移/算術左移7/150CF邏輯右移07/150CF算術右移2.4.8運算器的基本結構（1）半加器

半加器完成兩個一位二進制數相加。若只考慮兩個加數本身，而不考慮來自相鄰低位的進位，稱為半加。表2.12半加器真值表圖2.12半加器電路圖及符號由真值表可得出半加器的邏輯表達式：

（2）一位全加器加法運算：Ai+Bi+Ci=Si(Ci+1)一位全加器真值表如表2.13所示。邏輯方程：Si=Ai⊕Bi⊕CiCi＋1=AiBi＋BiCi＋CiAi表2.13一位全加器真值表圖2.13一位全加器邏輯符號與邏輯電路（3）n位的行波進位加減器

n個1位的全加器可級聯成一個n位的行波進位加減器（串行進位補碼加法/減法器）。圖2.14n位的行波進位加減器（4）先行（超前）進位加法器4位先行進位加法器遞推公式：（5）運算器的結構設計圖2.16單總線結構的運算器圖2.17雙總線結構的運算器圖2.18三總線結構的運算器2.5.1浮點表示（1）浮點數的表示形式

浮點數在機器中的形式如圖所示。采用這種數據格式的機器稱為浮點機。圖2.19浮點數的表示形式2.5浮點數與浮點運算

圖2.20浮點數在數軸上的表示范圍（3）浮點數的規格化

當基數為2時，尾數最高位為l的數為規格化數。規格化時，尾數左移一位，階碼減1(這種規格化稱為向左規格化，簡稱左規)；尾數右移一位，階碼加1(這種規格化稱為向右規格化，簡稱右規)。2.5.2IEEE754浮點數標準

IEEE754標準(1985)，每個浮點數均由三部分組成：符號位S、指數部分E和尾數部分M，如圖所示。圖2.21IEEE754標準（1）IEEE754標準32位單精度浮點數圖2.22IEEE754標準32位單精度浮點數表示格式（2）IEE754標準64位雙精度浮點數N=圖2.23IEEE754標準64位雙精度浮點數表示格式64位雙精度浮點數所表示的數值N為：

2.5.3浮點加減運算

兩浮點數X，Y進行加減運算時，必須按以下幾步執行：（1）對階，（2）尾數運算，（3）結果規格化，（4）舍入處理，（5）溢出判斷。

注意：定點數的表示范圍是連續的，而浮點數的表示范圍可能是不連續的。浮點數表示范圍定點數表示范圍2.5.4浮點乘除運算

兩浮點數進行乘法和除法的運算規則是：x×y=2Ex+Ey(Mx×My)x÷y=2Ex-Ey(Mx÷My)

完成浮點加減運算的操作過程大體分為四步：0操作數的檢查。階碼加/減操作：運算時必須檢查結果是否溢出。尾數乘/除操作。結果規格化并進行舍入處理。X5Y5Z52.5.5浮點運算流水線圖2.26浮點向量加法流水線2.6.1BCD碼的格式2.6BCD碼(binarycodeddecimal)十進制編碼0123456789權8421碼00000001001000110100010101100111100010018421余3碼00110100010101100111100010011010101111002421碼（A）000000010010001101000101011001111110111124212421碼（B）00000001001000110100101111001101111011115211碼0000000101000101011110001001110011011111余3循環碼0010011001110101010011001101111111101010242152112.6.2BCD碼加減法

可以在二進制加法器的基礎上加上適當的“校正”邏輯來實現，該校正邏輯可將二進制的“和”改變成所要求的十進制格式。2.6.3BCD碼乘除法

在BCD碼中，乘數的每一位可能為0~9中的任何一個數，因此每次循環迭代最多可能要執行9次加法。因此，在算法中要增加一個內循環來實現多次加法。

二進制數的每一位為1位，而BCD碼每一位為4位。因此，在移位時要進行相應的修改。由每次移1位修改為每次移1位BCD碼數字，即每次移4位，可以稱之為十制移位。另外，BCD乘法中每次循環可能執行多次加法，因此進位可能大于1，因此進位位采用1位BCD碼數而不是1位二進制數。2.7.1碼距與數據校驗碼

數據校驗碼(Error-DetectingCode，ECC)是具有檢測錯誤或自動糾正錯誤能力的一種數據編碼。

編碼距離(codedistance)或海明距離(hammingdistance)，通常指一組編碼中任意兩個編碼之間不同代碼的位數。最小碼距(minimumcodedistance)是指在一組編碼中任意兩個編碼之間的最小距離。

碼距與校驗碼的檢錯和糾錯能力的關系是：d≥e+1，可檢測e個錯。d≥2t

+1，可糾正t個錯。d≥e+t

+1，且e>t，可檢測e個錯并能糾正t個錯。2.7數據校驗碼2.7.2奇偶校驗碼奇校驗(OddECC)：使n+1位的奇偶校驗碼中有奇數個1。偶校驗(EvenECC)：使n+1位的奇偶校驗碼中有偶數個1。（1）奇偶校驗碼的編碼方法圖2.29校驗位P的形成電路+++++++D7D6D5D4D3D2D1D0p（2）奇偶校驗碼的校驗

采用奇偶校驗的編碼在傳輸過程中需要進行奇偶校驗，以判斷信息傳輸是否出錯。如果接收方接收到一奇校驗碼中1的個數為偶數，或接收到一偶校驗碼中1的個數為奇數，則表示接收到的編碼中有一位出錯。

以前面的9位奇偶校驗碼為例進行說明。出現偶校驗錯的標志是：進行奇偶校驗時，E=0，表示無錯；E=1，表示校驗出錯。2.7.3循環冗余校驗碼

循環冗余校驗碼(CyclicRedundancyCheck，CRC)是在n位有效信息位后拼接k位校驗位形成的，又稱(n,k)碼。（1）CRC碼的編碼思想

CRC校驗采用多項式編碼方法。就是將待編碼的n位有效信息看做是一個n階的二進制多項式M(x)。例如一個8位二進制數11010011B可以用信息多項式表示為：

再用另一個約定的多項式G(x)去除M(x)，可得到下式所示的關系：

其中，Q(x)為除得的商數，R(x)為除得的余數。

（3）CRC碼的編碼方法1）把待編的n位有效信息表示為多項式M(x)：其中Ci=0或1，對應n位有效信息中第i位的信息。2）選擇一個k+1位的生成多項式G(x)作為約定除數：其中

Gi=0或1，對應k+1位的生成多項式中第i位的信息。3）將M(x)左移k位，得到n+k位的M(x)?。然后按模2除法，用M(x)?

除以G(x)，得到k位余數R(x)，即：4）將M(x)?

與余數R(x)做模2加，得：注意，在模2加的條件下，R(x)+R(x)=0。將k位的R(x)拼接到M(x)?

的后k位，就形成了n+k位循環冗余校驗碼。（4）循環冗余校驗的生成多項式任何一位發生錯誤都應使余數不為0。不同位發生錯誤應當使余數不同。對余數做模2除法，應能使余數循環。在數據通信與網絡中，通常n相當大，由一千甚至數千個二進制數據位構成一幀，為檢測信息傳輸的正確與否，廣泛采用CRC碼進行校驗。這時所使用的生成多項式的次冪比較高。2.7.4海明校驗碼（1）海明校驗碼的編碼思想

如果出錯代碼的位置能夠確定，將出錯位的內容取反，就能夠自動糾正錯誤。（2）海明校驗碼的編碼方法1)將n位有效信息和k位校驗位，構成n+k位的海明校驗碼。圖2.30編碼排列位置2)將k個校驗位分成k組奇偶校驗，每個有效信息位都被2個或2個以上的校驗位校驗，被校驗的位號等于校驗它的校驗位位號之和。3)根據校驗組的分組情況，按奇偶校驗原理，由已知的有效信息按奇偶校驗規則求出各個校驗位，形成海明校驗碼。（3）海明校驗碼的校驗

分組校驗后，校驗結果形成k位的指誤字EkEk-1...E2E1，若第i組校驗結果正確，指誤字中相應位Ei之為0；若第i組校驗結果錯誤，指誤字中相應位Ei為1。因此若指誤字EkEk-1...E2E1為全0，表示接收方接收到的信息無錯；若指誤字EkEk-1...E2E1不為全0，則表示接收方接收到的信息中有錯，并且指誤EkEk-1...E2E1代碼所對應的十進制值就是出錯位的位號。將該位取反，錯誤碼即得到自動糾正。

當然，指誤字能夠正確指示出錯位所在位置的前提是代碼中只能有一個錯誤。（4）擴展的海明校驗碼

可以設想如果給檢一糾一錯的海明校驗碼增加一位奇偶校驗位，對其所有代碼進行奇偶校驗就可以再檢查出一位錯誤，實現檢測出兩位錯誤或者糾正一位錯誤的目標，稱為擴展的海明校驗碼或檢二糾一錯海明校驗碼。2.8.1觸發器2.8時序邏輯電路

觸發器可以處理輸入、輸出信號和時鐘頻率之間的相互影響。2.8.2寄存器

在CP脈沖作用下，每個D觸發器能夠寄存一位二進制碼。在D=0時，寄存器儲存為0；在D=1時，寄存器儲存為1。在低電平為0、高電平為1時，需將信號源與D間連接一反相器，可以完成對數據的儲存。按照移位方向可以分為單向移位寄存器和雙向移位寄存器。2.8.3計數器

計數器在數字系統中主要是對脈沖的個數進行計數，以實現測量、計數和控制的功能，同時兼有分頻功能。2.9.1三態電路2.9組合邏輯電路

三態指其輸出既可以是一般二值邏輯電路，又可以保持特有的高阻抗狀態。高阻態相當于隔斷狀態（電阻很大，相當于開路）。2.9.2比較器

對兩個或多個數據項進行比較，以確定它們是否相等，或確定它們之間的大小關系及排列順序稱為比較。2.9.3加法器

兩個二進制數字Ai，Bi和一個進位輸入Ci相加，產生一個和輸出Si，以及一個進位輸出Ci＋1。由真值表2.13可得到輸出邏輯表達式如式（2.29）所示，進一步可得邏輯電路如圖2.13所示。2.9.4編碼器表2.2074LS148編碼器真值表普通編碼器優先編碼器輸入輸出EII0I1I2I3I4I5I6I7A2A1A0GSEO1xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x011111111010001111111111102.9.5譯碼器表2.2174LS138譯碼器真值表

譯碼是編碼的反向過程。2.9.6數據選擇器

數據選擇器(dataselector)根據給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出，也叫多路選擇器或多路調制器(multiplexer)或多路開關。圖2.42數據選擇器

表2.22數據選擇器控制表A1A0Y00D001D110D211D3(a)帶有緩沖器的雙向數據總線

圖2.43雙向總線

(b)帶有鎖存器的雙向數據總線2.9.7總線

按總線的邏輯結構來說，總線可分為單向傳送總線和雙向傳送總線。圖2.44帶符號的陣列乘法器2.10.1陣列乘法器（1）原碼并行乘法2.10陣列邏輯電路

在定點計算機中，兩個原碼表示的數相乘的運算規則是：乘積的符號位由兩數的符號位按異或運算得到，而乘積的數值部分則是兩個正數相乘之積。（2）補碼并行乘法圖2.455位×5位直接補碼操作○2a3b1○0a2b1○a1b1○0a0b1○2a3b2○0a2b2○0a1b2○0a0b20a2b30a1b30a0b32○○○○a3b331a2b41a1b41a0b4○○○○a3b42222○○○○a4b4a4b3a4b2a4b1a4b00a3b00a2b00a1b000P8P7P6P5P4P3P2P1P1a0b00○○○○○○○○○○○○○○○○○○○○2.10.2陣列除法器圖2.46可控加法/減法(CAS)單元

實際中常用不恢復余數法，又稱加減交替法。其特點是運算過程中如出現不夠減，則不必恢復余數，根據余數符號，可以繼續往下運算，因此步數固定，控制簡單。2.10.3可編程序邏輯陣列(PLA)

邏輯器件可分為兩大類：固定邏輯器件和可編程邏輯器件(ProgrammableLogicDevice，PLD)?？沙淌竭壿嬯?Programmablelogicarrays)列簡稱PLA，又叫做現場可編程邏輯陣列FPLA(field-programmablelogicarray)。[例2.34]用PLA器件實現下列邏輯函數圖2.48PLA器件實現邏輯函數2.10.4可編程序陣列邏輯(PAL)

可編程陣列邏輯(ProgrammableArraysLogic，PAL)器件是20世紀70年代末AMD公司推出的可編程邏輯器件。20世紀80年代，Lattice公司首次推出了通用陣列邏輯器件(GenericArrayLogic，GAL)。20世紀80年代中期，出現了復雜可編程邏輯器件(ComplexProgrammableLogicDevice，CPLD)和集成度更高的現場可編程邏輯門陣列(Field－ProgrammableGateArray，FPGA)。2.1，2.2，2.3，2.4，2.5，2.6，2.7習題2Thankyou!第3章

指令系統設計

3.1指令類型與功能3.2數據類型3.3尋址方式3.4指令系統設計方法3.5CISC與RISC指令系統設計3.6

80x86/Pentium指令系統3.7

ARM指令系統3.8

MIPS指令系統設計習

題

3第3章

指令系統設計指令：控制和指揮計算機執行某種操作(如加、減、傳送等)的指示和命令。指令系統：通常是指一臺計算機所能執行的全部指令的集合。3.1指令類型與功能裸機軟件指令系統

指令集體系結構(Instruction-SetArchitecture，ISA)，或稱為指令集架構，由指令集和一系列相應的寄存器約定構成。常見種類有：復雜指令集運算(ComplexInstructionSetComputing，CISC)；精簡指令集運算(ReducedInstructionSetComputing，RISC)；顯式并行指令集運算(ExplicitlyParallelInstructionComputing，EPIC)；超長指令字(VeryLongInstructionWord，VLIW)。操作碼：指明操作的性質及功能，操作碼長度有固定、可變兩種。地址碼：指明操作數的地址，特殊情況下也可能直接給出操作數本身。源操作數參照：一個或多個源操作數所在的地址。結果值（目的操作數）參照：產生的結果存放何處。

作為一個合理而有效的指令系統應滿足以下基本要求：完備性有效性規整性兼容性操作碼地址碼圖3.1基本指令格式指令的分類：（1）按指令長度是否可變分類

定長指令字結構

變長指令字結構（2）按在CPU中的存儲位置分類堆棧型：不能被隨機訪問，從而很難生成有效代碼；累加器型：減小了機器的內部狀態，指令短小。由于累加器是唯一的暫存器，這種機器的存儲器通信開銷最大。寄存器型：是代碼生成最一般的模型。（3）通用寄存器型中的進一步分類寄存器至寄存器（R-R：Register-Register）寄存器至存儲器（R-S：Register-Storage）/寄存器-存儲器(R-M：Register-Memory)存儲器至存儲器（S-S：Storage-Storage）/存儲器-存儲器型(M-M:Memory-Memory)

（4）IBM370機指令分類

IBM370機（字長32位）的指令可分為三種不同的長度形式：半字長指令、單字長指令和一個半字長指令。不論指令的長度為多少位，其中操作碼字段一律都是8位，8位操作碼字段允許容納256條指令，實際上在IBM370機中僅有183條指令。

操作碼第0位和第1位組成4種不同編碼，代表不同類型指令：00表示RR型指令，01表示RX型指令，10表示RRE型、RS型、S型及SI型指令，11表示SS型和SSE型指令。3.1.1數據傳送指令

計算機中最基本、最常用的指令，主要用于實現一個部件與另一個部件之間的數據傳送操作。主存單元之間的傳送

MOVmem2，mem1，其含義為(mem1)→mem2從主存單元傳送到寄存器

MOVreg，mem，其含義為(mem)→reg

在有些計算機中，該指令用助記符LOAD表示，又稱為取數指令。從寄存器傳送到主存單元

MOVmem，reg，其含義為(reg)→mem

在有些計算機里，該指令用助記符STORE表示，又稱為存數指令。寄存器之間的傳送

MOVreg2，reg1，其含義為(reg1)→reg23.1.2算術運算指令

運算類指令的主要功能是進行各類數據信息處理，包括各種算術運算及邏輯運算指令。3.1.3邏輯運算指令

邏輯運算指令主要包括各類布爾量的邏輯運算指令，如與、或、非、異或、測試等指令。按位測（位檢查）例如：ANDAL，01H按位清（位清除）例如：ANDAL，FEHXXXXXXXX∧000000010000000XXXXXXXXX∧11111110XXXXXXX0按位置（位設置）例如：ORAL，80H按位修改

利用“異或”指令可以修改目的操作數的某些位，只要源操作數的相應位為“1”，其余位為“0”，異或之后就達到了修改這些位的目的（因為

⊕1=A，A⊕0=A）。例如：XORAL，08HXXXXXXXX∨100000001XXXXXXXXXXXXXXX⊕00001000XXXXXXXX判符合

若兩數相符合，其異或之后的結果必定為“0”。清0例如：XORAL，AL3.1.4算術移位指令