第十一章觸發器和時序邏輯電路本章知識點1.掌握RS、JK、D觸發器的邏輯功能及不同結構觸發器的動作特點。2.掌握寄存器、移位寄存器、二進制計數器、十進制計數器的邏輯功能，會分析時序邏輯電路。3.學會使用本章所介紹的各種集成電路。4.了解集成定時器及由其組成的單穩態觸發器和多諧振蕩器的工作原理。11.1觸發器11.1.1概述

時序邏輯電路不僅具備組合邏輯電路的基本功能，還必須具備對過去時刻的狀態進行存儲或記憶的功能。具備記憶功能的電路稱為存儲電路，它主要由各類觸發器組成。時序邏輯電路一般由組合邏輯電路和存儲電路（存儲器）兩部分組成，其結構框圖如圖11-2所示。時序邏輯電路的基本單元是觸發器，觸發器是一種具有記憶功能的單元電路，它有0和1兩種穩定狀態。當無外界信號作用時，保持原狀態不變；在輸入信號作用下，觸發器可從一種狀態翻轉到另一種狀態。

圖11-3觸發器的電路符號11.1觸發器11.1.1概述

圖11-3為觸發器的電路符號示意圖，它有兩個輸出端，分別用Q和表示。要注意是在Q上加一條劃線，在圖中引出線上加一個小圈，在邏輯表示中就是取反---“非”的含義，即說明兩個輸出端的狀態是相反的，當Q=0時，=1；反之，當Q=1時，=0。觸發器一般有1個以上的輸入端，此外還有一個觸發信號輸入端。觸發器種類很多，根據電路結構，可分為基本觸發器、同步觸發器、主從觸發器和邊沿觸發器等；根據邏輯功能，又可分為RS觸發器、JK觸發器、D觸發器和T觸發器等。

圖11-3觸發器的電路符號11.1觸發器11.1.2常見觸發器功能介紹1.基本RS觸發器基本RS觸發器結構最為簡單，是其它各種觸發器的基本單元。（1）電路組成圖11-4（a）所示是由兩個與非門組成的基本RS觸發器。它由兩個與非門電路交叉連接而成。其中和是兩個輸入端，和是兩個互補的輸出端，通常規定端的狀態為觸發器的狀態。例如當=0、=1時，表示觸發器處于”0”狀態；反之，當=1、=0時，觸發器處于”1”狀態。11.1觸發器11.1.2常見觸發器功能介紹1.基本RS觸發器（2）工作原理1）當D=1、D=0時，觸發器置1。2）當D=0、D=1時，觸發器置0。3）當D=D=1時，觸發器保持原狀態不變。4）當D=D=0時，觸發器狀態不定。基本RS觸發器的邏輯符號如圖11-4（b）所示，圖中D和D端的小圓圈以及上面的非號均表示低電平有效。11.1觸發器11.1.2常見觸發器功能介紹2.同步RS觸發器在數字系統中，為協調各部分的動作，常常要求某些觸發器于同一時刻動作。因此，必須引入同步信號，使這些觸發器只有在同步信號到達時才按輸入信號改變狀態。通常把這個同步信號叫作時鐘脈沖，或稱為時鐘信號，簡稱時鐘，用CP表示。（1）電路結構圖11-5是同步RS觸發器的邏輯圖，在圖中可以看到與非門G1、G2構成基本RS觸發器，在此基礎上，又加了兩個與非門G3、G4，它們構成導引電路。G3、G4的輸入端S、R分別是置“1”端和置“0”端，CP是起輔助控制作用的信號輸入端，稱為時鐘脈沖端。

圖11-5同步RS觸發器11.1觸發器

11.1.2常見觸發器功能介紹

（2)邏輯功能分析1）CP＝0時，G3、G4被封鎖，兩個門的輸出均為1,此時基本RS觸發器的,觸發器的輸出狀態及將保持不變。2）CP＝1時，觸發器才會由R、S端的輸入狀態來決定其輸出狀態。當S＝1、R＝0時，與非門G3輸出為“0”，向與非門G1送一個置“1”的低電平（負脈沖），使Q＝1；同時與非門G4輸出為“1”，使得＝0，同步RS觸發器被置位。當S＝0、R＝1時，與非門G4輸出為“0”，向與非門G2送一個置“1”的低電平（負脈沖），使＝1；同時與非門G3輸出為“1”，使得Q＝0，同步RS觸發器被復位。11.1觸發器11.1.2常見觸發器功能介紹

（2)邏輯功能分析當S＝R＝0時，使與非門G3、G4輸出為“1”，基本RS觸發器保持原狀，也就是同步RS觸發器保持原狀。當S＝R＝1時，將使與非門G3、G4輸出均為“0”，使Q和端都為1，待時鐘脈沖過后，觸發器的狀態是不確定的，因此，這種情況是不允許的。在使用同步RS觸發器的過程中，有時還需要在CP信號來到之前將觸發器預先置成指定的狀態，為此在實用的同步RS觸發器上往往還設置有專門的異步置位輸入端和異步復位輸入端，如圖11-6所示。只要在或端加入低電平，就可以立即將觸發器置“1”或置“0”，而不受時鐘信號和輸入信號的控制。所以，將稱為異步置位端，將稱為異步復位端，觸發器在時鐘信號控制下正常工作時應使和接高電平。11.1觸發器11.1.2常見觸發器功能介紹

（3）動作特點當CP＝1的全部時刻，輸入端S和R的信號都能通過與非門G3、G4加到基本RS觸發器上，所以在CP＝1的全部時間里，輸入端S和R的變化都將引起觸發器輸出狀態的變化，這就是同步RS觸發器的動作特點。為了提高觸發器的抗干擾能力，在電路上又做了改進，使觸發器的輸出狀態僅僅取決于時鐘脈沖到達的瞬間，如果觸發器的狀態變化發生在時鐘脈沖的上升沿，就稱為上升沿觸發或正邊沿觸發；反之，如果觸發器的狀態變化發生在時鐘脈沖的下降沿，則稱為下降沿或負邊沿觸發。這種觸發器稱為邊沿觸發器，相應的邏輯符號如圖11-7所示。11.1觸發器11.1.2常見觸發器功能介紹

3.JK觸發器

JK觸發器有兩個輸入控制端，分別用J和K表示，這是一種邏輯功能齊全的觸發器，它具有置0、置1、保持和翻轉四種功能。JK觸發器的邏輯符號如圖11-8所示，分為上升沿觸發和下降沿觸發兩種類型，使用時要根據觸發器信號特點適當選擇。11.1觸發器11.1.2常見觸發器功能介紹

3.JK觸發器當J＝0，K＝1時，時鐘脈沖CP來到后，Qn+1＝0，n+1=1,觸發器置0；當J＝1，K＝0時，時鐘脈沖CP來到后，Qn+1＝1，n+1=0,觸發器置1；當J＝0，K＝0時，時鐘脈沖CP來到后，Qn+1＝Qn，n+1=n，觸發器保持原來狀態；當J＝1，K＝1時，時鐘脈沖CP來到后，Qn+1＝n，n+1=Qn，觸發器翻轉。即若初態為0，則次態為1；若初態為1，則次態為0。說明每加入一個時鐘脈沖，觸發器的狀態就翻轉一次，這種功能又稱為計數功能。根據特性表列出邏輯表達式并化簡，得到特性方程：Qn+1＝J

n＋Qn。可以看出JK觸發器輸入狀態的任意組合都是允許的，而且在CP到來后，觸發器的狀態總是確定的。11.1觸發器11.1.2常見觸發器功能介紹

４.D觸發器

D觸發器也是一種邊沿觸發器，它的邏輯功能是在時鐘脈沖CP的作用下，進行置1或置0。如圖11-9所示為上升沿觸發的D觸發器的邏輯符號。當D＝0時，時鐘脈沖CP到來后，Qn+1＝0，n+1=1,觸發器置0；當D＝1時，時鐘脈沖CP到來后，Qn+1＝1，n+1=0,觸發器置1。為異步置位端，為異步復位端。由特性表可以得出D觸發器得特性方程：Qn+1＝D。11.1觸發器11.1.2常見觸發器功能介紹5.T觸發器T觸發器也是一種邊沿觸發器，它的邏輯功能是在時鐘脈沖CP的作用下保持和翻轉（計數）功能。圖11-10為下降沿觸發的T觸發器的邏輯符號。由特性表可以得出T觸發器得特性方程：Qn+1＝T

n＋Qn。11.2計數器11.2.1同步計數器

在數字系統中使用得最多得時序電路之一就是計數器，它不僅能用于對時鐘脈沖計數，還可以用于分頻、定時、產生節拍脈沖和脈沖序列以及進行數字運算。觸發器得種類繁多，如果按觸發方式分，計數器可分為同步式和異步式。如果按計數過程中計數器的數字增減分類，又可以把計數器分為加法計數器、減法計數器和可逆計數器。由三個JK觸發器構成的三位二進制同步加法計數器如圖11-11所示，所有計數器是共用一個時鐘脈沖的，因此它們將同時翻轉。11.2計數器11.2.1同步計數器

（１）寫控制端的邏輯表達式1）第一個觸發器F0，每來一個計數脈沖就翻轉一次，故J0=K0=12）第二個觸發器F1，當Q0＝1時來一個計數脈沖才翻轉一次，故J1=K1=Q03）第二個觸發器F2，當Q1Q0＝11時，來一個計數脈沖才翻轉一次，故J2=K2=Q1Q0（２）列出狀態轉換表，分析其狀態轉換過程。CPQ2Q1Q0對應十進制數000001001120102301134100451015611067111780000

表11-6三位二進制同步加法計數器的狀態轉換表11.2計數器11.2.1同步計數器

（3）畫出波形圖CPQ0Q1Q2圖11-12三位二進制同步加法計數器的時序圖11.2計數器11.2.2異步計數器

異步計數器在做“加1”計數時是采取從低位到高位逐位進位的方式工作的，所以，其中的各個觸發器不是同步翻轉的。圖11-13是由下降沿觸發的T’觸發器（T’觸發器是令JK觸發器的J=K=1而得到的）組成的3位二進制異步加法計數器。因為所有的觸發器都是在時鐘信號下降沿動作，所以只要將低位觸發器的Q端接至高位觸發器的時鐘輸入端就行了。根據T’觸發器的翻轉規律即可畫出在一系列CP0脈沖信號作用下Q0、Q1、Q2的電壓波形，如圖11-14所示。圖11-14圖11-13的時序圖11.2計數器11.2.3集成計數器及其應用

計數器應用非常廣泛，所以也有較多型號的計數功能芯片。下面以74LS90為例，介紹集成計數器電路的功能及使用方法。74LS90是一個14腳的芯片，它的內部是一個二進制計數器和一個五進制計數器，下降沿觸發。引腳排列如圖所示。

圖11-1574LS90引腳排列11.2計數器11.2.3集成計數器及其應用

引腳功能如下：腳1：五進制計數器的時鐘脈沖輸入端。腳2和3：直接復位（清零）端。腳4、13：空腳。腳5：電源（＋5V）。腳6和7：直接置9端。腳8、腳9、腳11：五進制計數器的輸出端（由低位到高位排列）。腳10：接地。腳12：二進制計數器的輸出端。腳14：二進制計數器的時鐘脈沖輸入端。11.2計數器11.2.3集成計數器及其應用

由以上引腳功能可以看出利用腳12和腳14可以作為一個一位二進制計數器（即一個觸發器）；利用腳1和腳9、腳8、腳11可以直接作為一個五進制計數器。如果要構成十進制計數器可以有兩種方法：一種是腳14作為時鐘脈沖輸入端，腳12和腳1直接相連，輸出端由高到低的排列順序為腳11、腳8、腳9、腳12，構成8421BCD碼二—十進制計數器；另一種腳1作為時鐘脈沖輸入端，腳11和腳14直接相連，輸出端由高到低的排列順序為腳12、腳11、腳8、腳9，構成5421BCD碼二—十進制計數器。此兩種具體連接方法見圖11-16。11.3寄存器

寄存器存放數碼的方式有并行和串行兩種。同樣，寄存器數碼的輸出也有并行和串行兩種方式。1．數碼寄存器如圖11-18所示是一個由D觸發器構成的四位二進制數碼寄存器。它采用并行輸入并行輸出的方式，把要存入的四位二進制數碼A3、A2、A1、A0分別對應接入四個觸發器的輸入端（D端），四個觸發器的時鐘脈沖輸入端連在一起作為接收信號的控制輸入端，當有寄存信號（CP上升沿）時，四位待存的數碼同時存入對應的觸發器，使Q3Q2Q1Q0＝A3A2A1A0，完成了接收和寄存的功能。11.3寄存器

2．移位寄存器移位寄存器除了具有存儲數碼的功能以外，還具有移位功能。所謂移位功能，是指寄存器里存儲的數碼能在移位脈沖的作用下依次左移或右移。圖11-19所示電路是由邊沿觸發結構的D觸發器組成的四位移位寄存器。其中第一個觸發器F0的輸入端接收輸入信號，其余的每個觸發器輸入端均與前邊一個觸發器的Q端相連。11.4脈沖單元電路11.4.1概述

獲得矩形脈沖的方法有兩種：一種是利用各種形式的多諧振蕩器電路直接產生所需要的矩形脈沖；另一種是通過各種整形電路把已有的周期性變化波形變換成符合要求的矩形脈沖。脈沖周期T——周期性重復的脈沖序列中，兩個相鄰脈沖之間的時間間隔。脈沖寬度Um——脈沖電壓的最大變化幅度。脈沖寬度TW——從脈沖前沿到達0.5Um起，到脈沖后沿到達0.5Um為止的時間。上升時間tr——脈沖上升沿從0.1Um上升到0.9Um所需要的時間。下降時間tf——脈沖下降沿從0.9Um下降到0.1Um所需要的時間。圖11-21描述矩形脈沖特性的指標11.4脈沖單元電路11.4.2555定時器

555定時器是一種將模擬功能和數字功能巧妙地結合在一起的中規模集成電路。

1．電路結構

圖11-22(a)是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2，一個RS觸發器，一個放電三極管T和三個5KΩ電阻的分壓器而構成。(a)電路結構(b)邏輯符號圖11-22555定時器的電路結構和邏輯符號11.4脈沖單元電路11.4.2555定時器

1）電阻分壓器

由3個5KΩ的電阻串聯起來構成分壓器（555也因此而得名），為電壓比較器A1和A2提供兩個基準電壓。比較器A1的基準電壓為

，A2的基準電壓為。若在控制端外加一控制電壓，則可改變兩個電壓比較器的基準電壓。

2）電壓比較器

A1和A2是兩個結構完全相同的高精度電壓比較器，分別由兩個集成運放構成。比較器A1的同相輸入端接基準電壓，反相端TH稱為高觸發端。比較器A2的反相輸入端接基準電壓，同相輸入端為低觸發端

。

3）基本RS觸發器

RS觸發器是由兩個與非門組成，、端均為低電平有效。電壓比較器的輸出端控制觸發器輸出端的狀態。11.4脈沖單元電路11.4.2555定時器

它的各個引腳功能如下：

腳1：外接電源負端VSS或接地，一般情況下接地。

腳8：外接電源VCC，雙極型時