第五章時序邏輯電路習題解答注：1.用EDA軟件(例如Multisim／EWB)可以幫助解題。凡加注了“★”的題，可以用用該類軟件求解；凡加注了“◆”的題，以用該類軟件進行驗證。2.答案僅供參考，且非唯一。[題5.1]分析圖P5.1時序電路的邏輯功能，寫出電路的驅動方程、狀態方程和輸出方也不一定是最佳答案。程，畫出電路的狀態轉換圖，說明電路能否自啟動。[解]J=K=Q3J=K=Q11221J=QQ;K=Q31233n+1=QQ+QQ=QQ31313Q11n+1=QQ+QQ=Q⊕QQQ2121221n+1=QQQ1332Y=Q3電路[題5.2]能自啟動。狀態轉換圖如圖A5.1。試分析圖P5.2時序電路出方程，畫出電路A為輸入邏輯的邏輯功能，寫出電路的驅動方程、狀態方程和輸的狀態轉換圖。變量。[解]D=AQ12D=AQQ=A(Q+Q)21212n+1=AQQQ12=A(Q+Q)n+1212Y=AQQ21電路的狀態轉換圖如圖A5.2。[題5.3]試分析圖P5.3時序電路的邏輯功能，寫出電路的驅動方程、狀態方程和輸出方程，畫出電路的狀態轉換圖，檢查電路能否自啟動。[解]J=QQ;K=11231J=Q;K=QQ212132J=QQ;K=Q3123Qn+11=QQQ231n+1=QQ+QQQ2Q21213Qn+13Y=QQ=QQQ+QQ3212323電路的狀態轉換圖如圖A5.3。電路能自啟動。[題5.4]分析圖P5.4給出的時序電路，畫出電路的狀態轉換圖，檢查電路能否自啟動，說明電路實現的功能。A為輸入變量。[解]J=K=1Qn+1=Q1111J=K=A⊕QQ=A⊕Q⊕Q1n+122222Y=AQQ+AQQ2121電路狀態轉換圖如圖A5.4。A=O時作二進制加法計數，A=1時作二進制減法計數。[題5.5]分析圖P5.5的時序邏輯電路，寫出電路的驅動方程、狀態方程和輸出方程，畫出電路的狀態轉換圖，說明電路能否自啟動。J=K=100J=QQQ;K=Q10231010J=QQ;K=QQ20320J=QQQ;K=Q30123Qn+1=Q00QQn+11=QQ(Q+Q)+QQ0123012=QQQ+(Q+Q)Qn+1202301Qn+1=QQQQ+QQ3301230Y=QQQQ3012狀態轉換圖如圖A5.5。電路能自啟動。[題5.6]試畫出用4片74LSl94組成16位雙向移位寄存器的邏輯圖。74LSl94的功能表見表5.3.2。[解]見圖A5.6。[題5.7]在圖P5.7電路中，若兩個移位寄存器中的原始數據分別為AAAA=1001，BBBB=00ll，試問經過24個CP信號作用以后兩個寄存器中的數3210310據如何?這個電路完成什么功能?[解]經過4個時鐘信號作用以后，兩個寄存器里的數據分別為AAAA=1100，1320BBBB=0000。這是一個4位串行加法器電路，CI的初值設為分析圖P5.8的計數器電路，說明這是多少進制的計數器。十進制計數器74160的功能表見表5.3.4。[解]圖P5.8電路為0。3210★[題5.8]七進制計數器。★[題5.9]分析圖P5.9的計數器電路，畫出電路的狀態轉換圖，說明這是多少進制的計數器。十六進制計數器74LSl61的功能表5.3.4所示。表如[解]電路的狀態轉換圖如圖A5.9。這是一個十進制計數器。★[題5.10]試用4位同步二進制計數器74LSl61接成十二進制計數器，標出輸入、輸出端。可以附加必要的門電路。74LSl61的功能表見表5.3.4。[解]見圖A5.10。★[題5.11]試分析圖P5.11的計數器在M=1和M=0時各為幾進制。74160的功能表見表5.3.4。[解]M=1時為六進制計數器，M=O時為八進制計數器。★[題5.12]圖P5.12電路是可變進制計數器。試分析當控制變量A為1和0時電路各為幾進制計數器。74LSl61的功能表見表5.3.4。[解]A=1時為十二進制計數器，A=0時為十進制計數器。★[題5.13]設計一個可控進制的計數器，當輸入控制變量M=0時工作在五進制，M=1時工作在十五進制。請標出計數輸入端和進位輸出端。[解]見圖A5.13。★[題5.14]分析圖P5.14給出的計數器電路，畫出電路的狀態轉換圖，說明這是幾進制計數器。74LS290的電路見圖5.3.32。QQQQ電路的狀態轉換圖如圖A5.14所示。其中3[解]這是一個七進制計數器。210的0110、0111、1110、11114個狀態為過渡狀態。★[題5.15]試分析圖P5.15計數器功能表見表5.3.4。[解]第(1)級74LSl61接成了七進制計數器，電路的分頻比(即Y與CP的頻率之比)。74LSl61的第(2)級74LSl61接成了九進制計數器，兩級串接成7×9=63進制計數器。故Y的頻率與CP的頻率之比為1：63。★[題5.16]圖P5.16電路是由兩片同步十進制計數器74160組成的計數器，試分析這是多少進制的計數器，兩片之間是幾進制。74160的功能表見表5.3.4。[解]第(1)片74160接成十進制計數器，第(2)片74160接成了三進制計數器。第(1)片到第(2)片之間為十進制，兩片串接組成三十進制計數器。★[題5.17]分析圖P5.17給出的電路，說明這是多少進制的計數器，兩片之間是多少進制。74LSl61的功能表見表5.3.4。[解]在出現LD=0信號以前，兩片74LSl61均按十六進制計數。即第(1)片到第(2)片為十六進制。當第(1)片計為2，第(2)片計為5時產生LD=0信號，總的進制為5×16+2+1=83故為八十三進制計數器。[題5.18]用同步十進制計數器芯片74160設計一個三百六十五進制的計數器。要求各位間為十進制關系。允許附加必要的門電路。74160的功能表見表5.3.4。[解]見圖A5.18。[題5.19]設計一個數字鐘電路，要求能用七段數碼管顯示從0時0分0秒到23時59分59秒之間的任一時刻。[解]電路接法可如圖A5.19所示。計數器由六片74160組成。第的“秒計數器(1)片為十進制(2)片為六進制。第(3)、(4)片接成六十進制的“分計(5)、(6)片用整體復位法接成四進制計數器，作為(1)、(2)兩片接成六十進制”，第，第數器”，接法與“秒計數器”相同。第二十“時計數器”。顯示譯碼器由六片7448組成，每片7448用于驅動一只共陰極的數碼管BS201A．圖P5.20所示電路優先編碼器74LSl47和同步十進制計數器74160組成的可，試說明當輸入控制信號A、B、C、D、E、F、G、H、I，分Y端輸出的脈沖頻率各為多少。已知CP端輸入脈沖的頻率為10kHz。74LSl47的功能表如表3.3.3所示，74160的功能表見表5.3.4。★[題5.20]是用二一十進制控分頻器別為低電平時由[解]由圖可見，計數器74160工作在可預置數狀態，每當計數器的進位輸出C=1時(即QQQQ=1001時)，在下一個CP上升3210沿到達時置入編碼器74LSl47的輸出狀態YYYY。再從圖A5.20給出的74160的狀態3210轉換圖可知，當A=0時74LSl47的輸出為Y3Y2Y1Y=1110，74160的數據輸入端0DDDD=0001，則狀態轉換順序將如圖3210中所示，即成為九進制計數器。輸出脈沖Y的頻率為CP頻率的1／9。依次類推便可得到下表：◆[題5.21]試用同步十進制可逆計數器74LSl90和二一十進制優先編碼器74LSl47設計一個工作在減法計數狀態的可控分頻器。要求在控制信號A、B、C、D、E、F、G、H分別為1時分頻比對應為1／2、1／3、1／4、1／5、1／6、1／7、1／8、1／9。74LSl90的邏輯圖見圖5.3.25，它的功能表如表5.3.5。可以附加必要的門電路。[解]CPLD可用作為信號。因為在CP上升沿使QQQQ=0000以后，在這個CP32100的低電平期間將給出一個負脈沖。CP0但由于74LSl90的LD=0信號是異步置數信號，所以0000狀態在計數過程中是作為暫態出現的。如果為提高置數的可靠性，并產生足夠寬度的進位輸出脈沖，可以增設由G、GQLDQ組成的觸發器，由端給出與CP脈沖的低電平等寬的=0信號，并可由端12給出進位輸出脈沖。由圖A5.21(a)中74LSl90減法計數時的狀態轉換圖可知，若LD=0時置入QQQQ=0100，則得到3210四進制減法計數器，輸出進位信號與CP頻率之比為1／4。又由74LSl47的功能表(表3.3.3)可知，為使74LSl47的輸出反I相后為0100，需接人低電平4I信號，故應接輸入信號C。4依次類推即可得到下表：于是得到如圖A5.2l(b)的電路圖。★[題5.22]圖P5.22是一個移寄存位器型計數器，試畫出它的狀態轉換圖，說明這是幾進制計數器，能否自啟動。[解]QQQn+11=D=QQ+QQ+QQ121232323=D=Qn+122=D=Q3n+13Y=QQ23狀態轉換圖如圖A5.22，電路能自啟動。這是一個五進制計數器。◆[題5.23]試利用同步十六進制計數器74LSl6l和4線一16線譯碼器74LSl54設計節拍脈沖發生器，要求從12個輸出端順序、循環地輸出等寬的負脈沖。74LSl54的邏輯框圖及說明見[題3.9]。74LSl61的功能表見表5.3.4。[解]用置數法將74LSl61接成十二進制計數器，并把它的Q、Q、Q、Q對應3210地接至74LSl54的A、A、A、A在74Lsl54的輸出Y0～Y11端就得到了12個等寬3210的順序脈沖P～P。011電路接法見圖A5.23。◆[題5.24]設計一個序列信號發生器電路，使之在一系列CP信號作用下能周期性地輸出“001011011l”的序列信號。[解]可以用和8選1數據選擇器十進制計數器組成這個序列信號發生器電路。若將十數器74160的輸出狀態Q、Q、Q、Q作為8選l數據選擇器的輸入，則可得3210進制計到數據選擇器的輸出的真值表。Z與輸入Q、Q、Q、Q之間關系3210若取用8選1數據選擇器74LS251(見圖A5.24)，則它的輸出邏輯式可寫為Y=D（A2A1A0）+D(A2A1A)+D(A2AA)+D(A2AA)lim010210310x→∞+D(AA1A0)+D(AA1A)+D(AAA0)+D(AAA)425206217210由真值表寫出z的邏輯式，并化成與上式對應的形式則得到：Z=Q(QQQ)+Q(QQQ)+Q(QQQ)+0(QQQ)321032103210210+Q(QQQ)+Q(QQQ)+0(QQQ)+Q(QQQ)321032102103210A=Q,A=Q,A=Q,D=D=Q,D=D=Q=Q=Q,D=D=0，則2211000132457336數據選擇器的輸出Y即所求之Z。所得到的電路如圖A5.24所示。◆[題5.25]設計一個燈光控制邏輯電路。要求紅、綠、黃三種顏色的燈在時鐘信號作用下按表P5.25規定的順序轉換狀態。表中的1表示“亮”，0表示“滅”。要求電路能自啟動，循環，所以用74LSl61的低三為八進制計數器。若以R、QQQ與R、Y、G關系的并盡可能采用中規模集成電路芯片。[解]因為輸出為八個狀態位作Y、G分別表示紅、黃、綠三個輸出，則可得計數器輸出狀態210真值表：選兩片雙4選1數據選擇器74LSl53作通用函數發生器使用，產生R、Y、G。由真值表寫出R、Y、G的邏輯式，并化成與數據選擇器的輸出邏輯式相對應的形式R=Q(QQ)+Q(QQ)+0(QQ)+Q(QQ)21021010210Y=Q(QQ)+0(QQ)+1(QQ)+0(QQ)210101010G=Q(QQ)+Q(QQ)+0(QQ)+Q(QQ)21021010210電路圖如圖A5.25。◆[題5.26]用JK觸發器和門電路設計一個4位循環碼計數器，它的狀態轉換表應如表P5.26所示。[解]按照表P5.26中給出的計數順序，得到圖A5.26(a)所示的QQQn+1Qn+1的卡n+13n+1210諾圖。從卡諾圖寫出狀態方程，經化簡后得到：QQQn+13=QQ+QQ+QQQ3130210=QQ+QQ+QQQ(Q+Q)313021033=(QQQ)Q+(QQQ)Q32103210=QQ+QQ+QQQ0n+12212031=QQ+QQ+QQQ(Q+Q)212031022=QQQQ+(QQQ)Q23102310=QQ+QQQ+QQQ0n+111032032=QQ+(QQQ+QQQ)(Q+Q)1032032011=(Q⊕QQ)Q+Q(Q⊕Q)Q12301032Qn+1=QQQ+QQQ+QQQ+QQQ0321321321321=Q⊕Q⊕Q132=Q⊕Q⊕Q(Q+Q)32100=Q⊕Q⊕QQ+Q⊕Q⊕QQ03210321從以上各式得到：J=QQQ;K=QQQ03210321J=QQQ;K=QQQ02310231J=Q⊕QQ;K=(Q⊕Q)Q01320132J=Q⊕Q⊕Q;K=Q⊕Q⊕Q03210321=CQQQQ321進位輸出信號為：0得到的邏輯圖如圖A5.26(b)所示◆[題5.27]用D觸發器和門電路設計一個十一進制計數器，并檢查設計的電路能否自啟動。[解]若取計數器的。由卡諾圖得到狀態循環如表A5.27所示，則即可得到如圖A5.27(a)所示的次態卡諾圖四個觸發器的狀態方程分別為n+1=QQ+QQQ0QQQQ33121n+1=QQ+QQ+QQQ02212021n+1=QQ+QQQ011031n+1=QQ+QQ00301輸出方程為由于D觸發器的Qn+1=D，于是得到圖A5.27(b)的電路圖A5.27(c)，可見電路能夠自啟動。C=QQ31。電路的狀態轉換圖如圖◆[題5.28]設計一個控制步進電動機三相六狀態工作的邏輯電路。如果用1表示電機繞組導通，0表示電機繞組截止，則3個繞組ABC的狀態轉換圖應如圖P5．28所示。M為輸入控制變量，當M=1時為正轉，M=0時為反轉。[解]取QQQ三個觸發器的狀態分別表示A、B、C的狀態。由圖P5.28可見，、、213輸出的狀態與A、B、C的狀態相同，故可直接得到y=Q、y=Q、y=Q。3a1b2cn、n、QQ根據圖P5.28的狀態轉換圖畫出Qn+11Qn+12Qn+1作為Q3n和M的邏輯函312數的卡諾圖，如圖A5.28(a)。由卡諾圖寫出狀態方程為?n+1=MQ+MQ23n+1=MQ+MQ231Q?1??Q?n+1=MQ+MQ12?Q?3若采用D觸發器，則根據Qn+1=D，即得到：?D=MQ+MQ?12312?D=MQ+MQ