第八講存儲器接口設計教學內容存儲器的類型和各自特點；存儲器接口設計；教學目的了解存儲器的分類和各自特點；掌握存儲器的接口設計方法靜態RAM的數據線、地址線如何與CPU系統連接；靜態RAM的控制線(OE/CS/CE/WE等)如何與CPU系統連接；進一步理解一些常用IC的功能（244/245、273/373、138、各種與門、或門、非門、與非門、或非門）；培養看懂電路框圖、原理圖的能力；能夠配合硬件電路編寫相應的軟件代碼。8.1存儲器基本概念作用：存放程序代碼和各種數據；CPU通過Cache讀取內存中的程序、數據，進行處理、運算、控制；分類：Cache/內存/外存（讀寫速度從高到低，容量從小到大）；存儲介質：半導體/磁/光；RAM(RandomAccessMemory)和ROM(ReadOnlyMemory)RAM：可讀可寫，斷電后信息丟失；存放程序運行中的臨時數據。PC系統中的內存、COMS屬于RAM；ROM：可讀，不能按照普通方法寫；斷電后信息不丟失；存放程序代碼、掉電后需要保存的數據等。BIOS芯片。RAM可進一步分為靜態（SRAM）和動態（DRAM）；ROM有ROM/PROM/EPROM/EEPROM；目前還有能按常規方法(無需紫外線擦、高壓寫)可讀、可寫的Flash；8.1存儲器基本概念分類：RAM可進一步分為靜態RAM和動態RAM；SRAM——StaticRAM

靜態RAM依靠雙穩態觸發器存儲信息，即一個雙穩態電路單元存放一位二進制信息，一種穩態為0，另一種穩態為1。只要電源正常就能長期保存信息，不需動態刷新，所以稱為靜態存儲器。本課中所用的6116/6264等即屬于靜態RAM。靜態RAM的速度快，功耗較大，集成度較低，常用于小容量的存儲器中。

DRAM——DynamicRAM

動態RAM依靠電容暫存電荷來存儲信息，電容充電至高電平為1，放電至低電平為0。由于暫存電荷會逐漸泄漏，需要定期補充電荷來維持為1的存儲內容，這種方法稱為動態刷新。動態RAM即使在不斷電的時候，也必須定時刷新，但這種刷新是自動進行的并不需要使用人員干預。動態RAM功耗較小，集成度較高，但速度稍慢一些。常用來構成容量較大的存儲器。

DRAM還可分為DRAM/EDO-RAM/SDRAM/DDR-SDRAM8.1存儲器基本概念分類：DRAM還可分為DRAM/EDO-RAM/SDRAM/DDR-SDRAM；DRAM——DynamicRAM

DRAM沒有系統時鐘，存取速度慢，其接口多為72線的SIMM類型。已淘汰；EDO-RAM——ExtendedDataOutRAM

EDORAM同DRAM相似，它取消了擴展數據輸出內存與傳輸內存兩個存儲周期之間的時間間隔，故而速度比普通DRAM快15-30%。早期的Pentium/K6中使用，已淘汰。SDRAM——SynchronizedDynamicRAM

利用一個單一的系統時鐘同步所有的地址數據和控制信號。使用SDRAM不但能提高系統表現，還能簡化設計、提供高速的數據傳輸。訪問速度最大可達到133MHz。810/815(E/P)/KT133(A)等芯片組搭配的內存都為SDRAM。8.1存儲器基本概念分類：DRAM還可分為DRAM/EDO-RAM/SDRAM/DDR-SDRAM；DDR-SDRAM——DoubleDataRateSDRAM

現代PC中的CPU處理速度越來越快，對內存的要求也更高。若內存的訪問速度不能提高，CPU速度再快，整個系統的性能也會受到影響。 DDR，是“雙倍速率SDRAM”的意思，它在時鐘的上、下沿都能進行數據傳輸，其性能為SDRAM的兩倍，制造成本只比SDRAM略高一些（約為10%左右）。

目前主流PC的內存都是DDR型的。8.1存儲器基本概念分類：ROM有ROM/PROM/EPROM/EEPROM；Flash；ROM中的信息只能被讀出，而不能被操作者修改或刪除，故一般用于存放固定的程序，如監控程序、匯編程序等，以及存放各種表格，通常為OTP(OneTimeProgrammable)型，即只能一次性編程，不能重復使用； 若要重復使用，需用PROM：EPROM/EEPROM在系統：可以在用戶程序運行過程中，由用戶程序進行擦除、寫入操作。8.1存儲器基本概念分類：ROM有ROM/PROM/EPROM/EEPROM；Flash；EPROM（ErasableProgrammableROM）可擦除可編程ROM

擦除內部信息需要用紫外燈照射；寫時需要專門編程器；EEPROM（ElectricallyErasableProgrammableROM）電可擦除可編程ROM）：擦除、寫入都需要專門編程器；IC芯片編號：27Cxxx(16/32..)——28Cxxx(64/128)——29Cxxx(1024b)——8.1存儲器基本概念分類：ROM有ROM/PROM/EPROM/EEPROM；Flash；Flash：又稱閃存，由于擦除、寫入無需額外的高電壓；支持在線、在系統編程；可重復擦、寫萬次以上；數據至少可以保持10年；擦寫速度較快(幾個ms內)等特性，在在數碼相機、USB接口閃盤等電子產品中大顯身手，其透人的優異性能得到了廣大用戶的青睞。

IC芯片編號：27Cxxx(16/32..)——28Cxxx(64/128)——29Cxxx(1024b)——8.1存儲器基本概念有關性能參數：內存條的工作頻率、總線寬度、帶寬 一根內存條上面通常有8/16塊DRAM芯片，每塊DRAM的容量視內存條的容量而定； 當前SDRAM/DDR內存條的工作頻率為100MHz/133MHz/150MHz等，由主板上的時鐘電路提供； 當前內存條的總線寬度為64位； 帶寬=工作頻率×內存總線寬度； 帶寬越大，說明和CPU交換數據時，其數據吞吐能力越強，系統性能越高。例如：

PC-100SDRAM內存帶寬＝100MHz*64bit=800MB/s DDR-200內存帶寬＝100MHz*2*64bit=1600MB/s DDR-266內存帶寬＝133MHz*2*64bit=2100MB/s8.1存儲器基本概念有關性能參數：容量：1B=8b；1KB=1024B；1MB=1024KB；1GB=1024KB；(部分廠家也按1K=1000，1M=1000K，1G=1000M換算)

如何通過芯片編號看其容量？ 除通過查閱芯片的Datasheet獲知芯片容量外，還可通過其編號得出其容量： ①公司縮寫 ②存儲器類別：61/62—SRAM；27—EPROM；

28—EEPROM；29—FLASH ③制造工藝：C—Cmos ④以Kb為單位的容量數字：16—16Kb=2KB；

64—64Kb=8KB 8.1存儲器基本概念有關性能參數：都以字節編址：內部每一個字節存儲單元都有一個地址——存儲單元地址； 如：2KB的存儲器就有2K(2×1024)個存儲地址，需要用11根地址線(A10-A0)來尋址各個存儲單元；

思考：

8KB/32KB/128KB的存儲器分別需要多少根地址線來尋址各個存儲單元？

8KB：需要13根地址線(A12-A0)尋址各個存儲單元；

32KB：需要15根地址線(A14-A0)尋址各個存儲單元；

128KB：需要17根地址線(A16-A0)尋址各個存儲單元；8.2存儲器接口設計SRAM—6116接口設計8.2存儲器接口設計SRAM—6116接口設計6116的管腳功能表——CS/OE/WE如何控制6116的工作CS——芯片片選控制信號管腳：只有該管腳電平為0，芯片才工作；OE——輸出使能：只有該管腳電平為0，有效數據才能從D7-D0輸出；WE——寫使能：只有該管腳電平為0，有效數據才能從D7-D0寫入；

CS/OE組合控制芯片的讀取操作；

CS/WE組合控制芯片的寫入操作；具體如何控制？——時序8.2存儲器接口設計SRAM—6116接口設計6116的讀時序(圖中時間均為ns級)要求讀操作期間CS一直保持低電平(其時間長短由程序控制)；有效數據在OE變為低后最多TOE時間后出現在D7-0，直到OE或CS變為高為止；OE/CS變為高后最多TOHZ/TCHZ后D7-0數據變無效(高阻態)。8.2存儲器接口設計SRAM—6116接口設計6116的寫時序（WE控制）(圖中時間均為ns級)要求寫操作期間CS一直保持低電平(其時間長短由程序控制)；CS變為低后，CPU將有效地址/數據送至A10-0/D7-0；此后，若WE管腳出現一寬度至少為TWP的負脈沖，便可以將D7-0有效數據寫入相應存儲單元。6116寫操作也可由CS控制8.2存儲器接口設計SRAM—6116接口設計6116的寫時序（CS控制）(圖中時間均為ns級)寫操作期間WE先于CS變為低電平；WE保持低期間，CPU將有效地址/數據送至A10-0/D7-0；此后，若CS管腳出現一寬度至少為TCW的負脈沖，便可以將D7-0有效數據寫入相應存儲單元；啟示： 可以根據芯片的控制時序，靈活地進行硬件電路設計； 理解芯片管腳功能、工作時序是正確設計的關鍵。8.2存儲器接口設計SRAM—6116接口設計存儲器芯片通常都有獨立的地址線(Axx-A0：根數和容量有關)、數據線(D7-D0)、控制線(CS/OE/WE/RE等)；此類存儲器芯片與CPU系統的接口設計相對簡單：它的8位數據線和CPU系統的8位數據線直接相連；它的所有地址線和CPU系統的低位地址線直接相連；輸出使能信號OE受CPU系統MEM讀信號MEMR控制；寫使能信號WE受CPU系統MEM寫信號MEMW控制； 結合CPU系統MEM的讀、寫時序以及存儲器芯片的工作時序，不難理解上述連接方法的原理。 此類存儲器芯片接口設計的關鍵在于：其CS該如何被控制？用CPU系統中的高位地址線控制CS8.2存儲器接口設計SRAM—6116接口設計此類存儲器芯片接口設計的關鍵在于：用CPU系統中的高位地址線控制CS？線選法

用未使用的高位地址中的某一位直接控制CS。連線簡單；同一存儲單元具有多個地址：如右圖中6116的2KB空間000H～7FFH中的000H存儲單元的存儲地址可以是：

A19-1615-1211-87-0 xx7/4/2/000PC系統中較少使用，MCU系統中多用(且用I/O口線選)。8.2存儲器接口設計SRAM—6116接口設計此類存儲器芯片接口設計的關鍵在于：用CPU系統中的高位地址線控制CS？全譯碼法

用未使用的高位地址中的所有位間接控制CS，即當所有高位滿足一定條件時才選中CS。右圖中6116的2KB空間在系統中的實際地址為：00000H～007FFH，即當A19-11=000000000時，CS為低；地址無重疊；思考：若6116的地址范圍為FF000～FF7FFH，高9為地址線該如何全譯碼？若為80800H～80FFFH又該如何？8.2存儲器接口設計SRAM—6116接口設計此類存儲器芯片接口設計的關鍵在于：用CPU系統中的高位地址線控制CS？思考：若6116的地址范圍為FF000～FF7FFH，高9為地址線該如何全譯碼？若為80800H～80FFFH又該如何？8.2存儲器接口設計SRAM—6116接口設計此類存儲器芯片接口設計的關鍵在于：用CPU系統中的高位地址線控制CS？線選法全譯碼法實際應用中，更多地采用全譯碼方式，因為全譯碼方式不會產生地址重疊區；但在具體應用時，又有一些技巧：用剩余高位中的高位產生組選信號；剩余高位中的低位再和組選信號組合進一步控制MEM芯片CS；

這樣便于系統中MEM的擴展(MEM的類型、容量有別)；

產生組選信號以及進一步產生CS信號時，既可以使用基本的門電路，也可以使用138譯碼器，還可以使用其它芯片，應該根據實際靈活選擇、設計。8.2存儲器接口設計EPROM—27xxx管腳功能、操作時序EPROM需要用專門設備——編程器才能進行擦除、寫入操作（需要在VPP管腳上施加高電壓），因此此類存儲器芯片比RAM少了WE，多了VPP、PGM管腳，在系統中多作為只讀設備來使用。8.2存儲器接口設計27xxx管腳功能、操作時序27xxx的讀時序(與6116的讀時序類似)所有IC器件的操作時序中對各階段的時間長短(如TCE、TOE等)都有基本的要求，具體可參看器件的Datasheet文檔。操作、控制它們時不能違背這些基本要求。8.2存儲器接口設計27xxx管腳功能、操作時序27xxx的擦、寫時序(復雜，設計其編程器時有用)所有IC器件的操作時序中對各階段的時間長短(如TCE、TOE等)都有基本的要求，不能違背，具體可參看器件的Datasheet文檔。8.2存儲器接口設計綜合例：8088系統中，使用一片6264和一片2764組成存儲器，要求6264的地址空間為00000H～01FFFH，2764的地址空間為02000H～03FFFH，該如何設計硬件電路？解：6264容量為8KB，用13根地址線A12～0尋址；2764容量為8KB，用13根地址線A12～0尋址；系統總的存儲器容量為16KB，需要14根地址線A13～A0，存儲空間范圍為00000H～03FFFH，8088系統高六位地址A19～A14始終為000000B；僅當A19～A14A13=0000000B時，選中6264；僅當A19～A14A13=0000001B時，選中2764；8.2存儲器接口設計綜合例：8088系統中，使用一片6264和一片2764組成存儲器，要求6264的地址空間為00000H～01FFFH，2764的地址空間為02000H～03FFFH，該如何設計硬件電路？解：僅當A19～A14A13=0000000B時，選中6264；僅當A19～A14A13=0000001B時，選中2764;也可用138譯碼器實現8.2存儲器接口設計綜合例：8088系統中，要求6264的地址空間為00000H～01FFFH，2764的地址空間為02000H～03FFFH，該如何設計硬件電路？解：A19-16A15-13=0000000時，Y0=0，選中62