第8章

數字信號處理的實現及應用數字信號處理及應用主要內容8.1概述8.2DSP系統8.3DSP產品簡介8.4DSP的硬件結構8.5DSP的軟件體系8.6DSP應用舉例8.1概述

8.1.1數字信號處理的實現數字信號處理的基礎是算法，算法一旦確立，設計者就要尋找適當的途徑加以實現。數字信號處理的實現方法一般有以下幾種。（1）在通用計算機上用軟件實現（2）用單片機來實現（3）用通用的可編程DSP芯片來實現（4）在通用計算機系統中加上加速卡來實現（5）利用專用的DSP芯片來實現在上述幾種實現方法中，第（1）種方法速度太慢，不能用于實時系統，只能用于教學與仿真研究。但對非實時或準實時系統來說是很有吸引力的；第（2）種方法由于單片機采用的是馮·諾依曼總線結構，單片機系統復雜，尤其是乘法運算速度慢，在運算量大的實時信號處理系統中很難有所作為；第（4）種和第（5）種方法專用性強，應用受到很大限制，且第（4）種方法也不便于系統獨立運行；只有第（3）種方法為信號處理技術應用于工程實際提供了可能。8.1.2DSP芯片及其主要特點1.什么是DSPDSP從字面上來說有兩種解釋：一是狹義的理解，英文是DigitalSignalProcessor，譯為數字信號處理器；二是廣義的理解，英文是DigitalSignalProcessing，譯為數字信號處理技術。本章主要涉及前者，即數字信號處理器，又稱為DSP芯片。美國TI公司從20世紀80年代初推出了第一款數字信號處理器TMS32010后，強調運算處理的實時性，因此除了具備普通微處理器所強調的高速運算和控制功能外，主要針對實時數字信號處理，在處理器結構、指令系統和數據流程上做了大的改動。2.DSP的主要特點DSP是一種專門用于對數字信號進行快速、實時處理的微處理器，其特點如下：（1）采用了數據總線和程序總線分離的哈佛結構及改進的哈佛結構。哈佛結構的主要特點是將程序和數據存儲在不同的存儲空間，即程序存儲器和數據存儲器是兩個互相獨立的存儲器，每個存儲器獨立編址，獨立訪問，如圖8.1所示。圖8.1哈佛結構示意圖現在的DSP普遍采用改進的哈佛結構，其結構、特點是：①允許數據存放在程序存儲器中，并被算術指令運算指令直接使用，增強了靈活性。②指令存儲在高速緩沖器（Cache）中，當執行本指令時，不需要再從存儲器中讀取指令，節省一個機器周期的時間。（2）大多采用流水線以減少指令執行時間，從而增強處理器的處理能力。TMS320系列芯片的流水線深度為2~6級不等。圖8.2所示為一個三級流水線操作示意圖。圖8.2三級流水線操作示意圖（3）專門的硬件乘法器和乘-累加指令MAC。在數字信號處理的算法中，大量的運算是乘法和累加，要占用絕大部分的處理時間。例如，數字濾波、卷積、相關、向量和矩陣運算中，有大量的乘法和累加運算。個人計算機計算乘法需要多個周期用軟件實現，而DSP則設置了硬件乘法器以及MAC指令，在單周期內取兩個操作數一次完成乘-累加運算。（4）片內有多條總線可以同時進行取指令和多個數據存取操作，并且有輔助寄存器用于尋址，它們可以在尋址訪問前或訪問后自動修改內容，以指向下一個要訪問的地址。（5）大多帶有DMA通道控制器和串行通信口等，配合片內總線結構，數據塊傳送速度會大大提高。（6）配有中斷處理器和定時控制器，可以方便地構成一個小規模系統。（7）具有軟、硬件等待功能，能與各種存取速度的存儲器接口。（8）低功耗，DSP功耗一般為0.5～4W，而采用低功耗技術的DSP只有0.1W。8.1.3DSP芯片的分類1.按照數據格式分類根據芯片工作的數據格式，按其精度或動態范圍，分為定點DSP和浮點DSP。定點DSP：數據以定點格式參加運算，其數據長度通常為16位、24位、32位。定點DSP的特點是體積小、成本低、功耗小、對存儲器的要求不高。但數值表示范圍較窄，必須使用定點定標的方法，并要防止結果的溢出。浮點DSP：數據以浮點格式參加運算，其數據長度通常為32位、40位。由于浮點數的數據表示動態范圍寬，運算中不必顧及小數點的位置，因此開發較容易。2.按照使用用途分類按照用途，可將DSP分為通用型和專用型兩大類。通用芯片：通用型DSP一般指可用指令編程的、適合于普通的DSP應用，具有很強的處理功能，可完成復雜的數字信號處理的算法。專用芯片：專用DSP是為特定的數字信號處理運算而專門設計芯片，更適合特殊的運算，如數字濾波、卷積和FFT、卷積和相關算法等特殊的運算。主要用于要求信號處理速度極快的特殊場合。8.1.4DSP芯片的主要技術指標1.時鐘頻率對于時鐘頻率要考慮兩個方面：一是DSP芯片內部工作主頻，真正的工作頻率。一般是內部主頻越高，DSP的數據處理速度越快。另一個是DSP芯片的外部時鐘頻率，這是DSP片外所加的實際時鐘頻率，這個時鐘頻率一般要經過DSP內部的鎖相環倍頻至DSP的內部工作主頻。2.機器周期機器周期是指執行一條指令所需要的時間。DSP的大部分指令是單周期指令，即執行時間為一個機器周期。它也從一個方面反映了DSP的數據處理速度。3.MIPSMIPS（MillionsofInstructionPerSecond）是每秒執行的百萬條指令。它綜合了時鐘頻率、并行度、機器周期等描述DSP處理速度的指標。4.MOPSMOPS（MillionsofOperationPerSecond）是每秒執行的百萬條操作。但是操作次數并不等于指令條數。一般完成一條指令需要若干次操作。5.MFLOPSMFLOPS（MillionsofFloatOperationPerSecond）是每秒執行的百萬次浮點運算，是衡量浮點DSP浮點運算能力的一個指標，也是指浮點DSP芯片內部浮點處理單元每秒鐘執行浮點運算的次數。6.MACSMACS（MultiplierandAccumulatorSecond）是指在1秒內完成乘-累加運算的次數。8.1.5DSP的應用DSP常見的典型應用如下所列:（1）通用數字信號處理（2）語音識別與處理（3）圖形/圖像處理（4）儀器（5）軍事（6）計算機（7）家用電器（8）汽車（9）多媒體個人數字化產品（10）醫學工程（11）自動控制（12）通信8.2DSP系統8.2.1典型的DSP系統組成圖8.3典型的DSP系統構成圖8.4一種典型移動通信終端的原理框圖典型的DSP系統構成如圖8.3所示，其中：輸入信號可以是語音信號、圖像信號，也可以是視頻信號，還可以是傳感器的輸出信號。輸入信號經過帶限濾波后，通過A/D轉換將模擬信號轉換成數字信號。數字信號處理一般是用DSP芯片和在其上運行的實時處理軟件對A/D轉換后的數字信號按照一定的算法進行處理，然后將處理后的信號輸出給D/A轉換器，經D/A轉換、內插和平滑濾波后得到的連續的模擬信號。圖8.4給出了一種典型移動通信終端的原理框圖。其中，RF收發信機負責無線信號的收發；模擬基帶處理負責A/D和D/A轉換及控制接口等；數字基帶處理完成通信協議處理。8.2.2DSP系統的特點DSP系統是以數字信號處理為基礎，因此具有數字處理的全部優點：（1）接口方便。（2）編程方便。（3）穩定性好。（4）精度高。（5）可重復性好。（6）集成方便。（7）靈活性好。（8）保密性好。（9）時分復用。（10）可獲得高性能指標。（11）二維與多維處理。DSP系統無論在性能上、成本上，還是在經濟效益上，在很多場合與模擬系統比起來，都有明顯優勢。當然，數字信號處理也存在一定的缺點。例如，對于簡單的信號處理任務，若采用DSP則使成本增加。8.2.3DSP系統的設計過程圖8.5DSP系統的設計流程系統的軟件和硬件分別調試完成后，就可以將軟件脫離開發系統而直接在應用系統上運行。當然，DSP系統的開發，特別是軟件開發是一個需要反復進行的過程，雖然通過算法模擬基本上可以知道實時系統的性能，但實際上模擬環境不可能做到與實時系統環境完全一致，而且將模擬算法移植到實時系統時必須考慮算法是否能夠實時運行的問題。8.2.4DSP芯片的選擇1.設計DSP系統應考慮的技術指標（1）由信號的頻率范圍確定系統的最高采樣頻率；（2）由采樣頻率和要進行的最復雜算法所需要時間來判斷系統能否實時工作；（3）由以上因素確定何種類型的DSP芯片的指令周期可滿足需求；（4）由數據量的大小確定所使用的片內RAM及需要擴展的RAM的大小；（5）由系統所需要的精度來確定是采用定點運算還是浮點運算；（6）根據系統是計算用還是控制用來確定I/O端口的需求。2.選擇DSP的一般原則（1）主流產品，在DSP市場上占較大的份額；（2）用戶眾多，便于與他人交流；（3）性能/價格比好。3.選擇DSP芯片需要考慮的因素（1）DSP芯片的運算速度。（2）DSP芯片的價格。（3）DSP芯片的硬件資源。（4）DSP芯片的運算精度。（5）DSP芯片的開發工具。（6）DSP芯片的功耗。8.3DSP產品簡介面對DSP的巨大市場和廣闊和發展前景，世界上幾個大的半導體公司都在DSP上開展競爭，如AD、AT＆T、Motorola、NEC和TI等公司都在全力開發和生產DSP芯片。1.AD公司定點DSP：ADSP21xx系列16bit40MIPS；浮點DSP：ADSP21020系列32bit25MIPS；并行浮點DSP：ADSP2106x系列32bit40MIPS；超高性能DSP：ADSP21160系列32bit100MIPS。2.AT&T公司定點DSP：DSP16系列16bit40MIPS；浮點DSP：DSP32系列32bit12.5MIPS。3.Motorola公司定點DSP：DSP56000系列24bit16MIPS；浮點DSP：DSP96000系列32bit27MIPS。4.NEC公司定點DSP：μPD77Cxx系列16bit；μPD770xx系列16bit；μPD772xx系列24bit或32bit。5.TI公司眾多DSP廠商中，美國德州儀器（TI）公司是世界最大的DSP廠商表8.1TI公司DSP芯片系列定點浮點多處理器系列型號位數代數推出年代系列型號位數代數推出年代系列型號位數代數推出年代TMS320C1x1611982TMS320C3x3231990TMS320C8x3261994TMS320C2x1621987TMS320C4x3241990TMS320C5x1651993TMS320C67x3271998TMS320C54x1671996TMS320C24x1671996TMS320C6x3271997TMS320C55x16720008.4DSP的硬件結構8.4.1’C54x的基本結構1.’C54x的內部結構’C54x的基本結構圍繞8條總線（4條程序/數據總線和4條地址總線），有中央處理器（CPU）、存儲器及片內外設與專用硬件電路三類。CPU包括算術邏輯單元（ALU）、累加器（ACC）、乘-累加單元（MAC）、移位寄存器和尋址單元等。存儲器包括片內ROM、單訪問RAM（SARAM）和雙訪問RAM（DARAM）。片內外設與專用硬件電路包括片內各種類型的同步串口、主機接口、定時器、時鐘發生器、鎖相環及各種控制電路。圖8.6’C54x內部結構方框圖1.各部分的功能2.內部總線結構TMS320C54x的結構是以8條16位總線為核心，形成了支持高速指令執行的硬件基礎。其中，程序總線1條，數據總線3條，地址總線4條，如圖8.7所示（1）程序總線PB（2）數據總線CB、DB和EB（3）地址總線PAB、CAB、DAB和EAB除此之外，’C54x芯片還為片內的通信提供了片內雙向總線，用于對片內外圍電路尋址。圖8.7’C54x內部總線結構表8.2’C54x讀/寫操作占用總線情況3.引腳功能TMS320VC5402共有144個引腳，其引腳分布和引腳功能分別如圖8.8和表8.4所示。TMS320VC5402引腳按功能分為數據信號引腳（36個）、初始化、中段和復位信號引腳（8個）、多處理器信號引腳（2個）、存儲器控制信號引腳（11個）、振蕩器/定時器信號引腳（8個）、串行口信號引腳（12個）、主機接口(HPI)信號引腳（18個）、電源引腳（24個）、測試引腳（25個）。圖8.8TMS320VC5402的引腳分布表8.4’C54x系列芯片的主要特征8.4.2’C54x的中央處理器CPU’C54x的CPU采用了流水線指令執行結構和相應的并行結構設計，使其能在一個指令周期內，高速地完成多項算術運算。’C54xCPU的基本主要組成包括：1）40位算術邏輯運算單元ALU；2）2個40位的累加器A和B；3）支持-16~31位移位范圍的桶形移位寄存器；4）能完成乘法-加法運算的乘法累加器MAC；5）16位暫存寄存器T；6）16位轉移寄存器TRN；7）比較、選擇、存儲單元CSSU；8）指數譯碼器；9）CPU狀態和控制寄存器。1.算術邏輯運算單元’C54x使用40位的算術邏輯運算單元（ALU）和2個40位累加器，可完成寬范圍的算術邏輯運算，ALU的功能結構如圖8.9所示。圖8.9’C54x算術邏輯運算單元ALU的功能框圖2.累加器’C54x有兩個獨立的40位累加器A和B，可以作為ALU或MAC的目標寄存器，存放運算結果，也可以作為ALU或MAC的一個輸入。圖8.10’C54x累加器A和B的結構3.桶形寄存器’C54x的40位桶形移位寄存器主要用于累加器或數據區操作數的定標圖8.11’C54x桶形移位寄存器功能框圖4.乘-累加單元乘-累加（MAC）單元包括1個17位×17位的乘法器和1個40位的專用加法器。

圖8.12乘-累加單元功能框圖5.比較、選擇和存儲單元比較、選擇、存儲單元（CSSU）是一個特殊用途的硬件電路，專門完成累加器的高位字和低位字之間最大值的比較，即選擇累加器中較大的字并存儲到數據存儲器中，其功能框圖如圖8.13所示。

圖8.13比較、選擇、存儲單元功能框圖CSSU工作過程如下：1）比較電路COMP將累加器A或B的高階位與低階位進行比較；2）比較結果分別送入TRN和TC中，記錄比較結果以便程序調試；3）比較結果輸出至寫選擇電路，選擇較大的數據；4）將選擇的數據通過總線EB存入指定的存儲單元。6.指數編碼器指數編碼器（EXP）是一個用于支持指數運算指令的專用硬件，可以在單周期內執行EXP指令，求累加器中數的指數值，如圖8.14所示。圖8.14指數編碼器7.CPU狀態控制寄存器CPU狀態控制寄存器屬于CPU的控制部件，由控制器、各種控制寄存器及流水線指令操作控制邏輯組成，用以設定和控制以時鐘頻率為基準的整個芯片的運行狀態。’C54x提供三個16位寄存器來作為CPU狀態控制寄存器，它們分別為：狀態寄存器0（ST0）狀態寄存器1（ST1）工作方式狀態寄存器（PMST）由于這些寄存器都是存儲器映像寄存器，因此可以很方便地對它們進行如下數據操作：1）將它們快速地存放到數據存儲器；2）由數據存儲器對它們進行加載；3）用子程序或中斷服務程序保存和恢復處理器的狀態。8.4.3’C54x的存儲空間結構’C54x采用改進的哈佛結構，共有192k字的存儲空間，分成3個相互獨立可選擇的存儲空間：64k字的程序存儲空間，用來存放要執行的指令和指令執行中所需要的系數表（數學用表）；64k字的數據存儲空間，用來存放執行指令所需要的數據；64k字的I/O存儲空間，用來提供與外部存儲器映射的接口，可以作為外部數據存儲空間使用。’C54x片內存儲器有DARAM、SARAM和ROM三種類型。’C54x的工作方式狀態寄存器PMST提供了三個控制位：、OVLY和DROM。圖8.18所示為TMS320VC5402的存儲器配置結構圖，從中也可以看到上述三個控制位與內存儲器的關系。圖8.18TMS320VC5402存儲器配置結構’C54x系列不同芯片的存儲空間大小、配置不同，表8.5給出了不同’C54x芯片中ROM、DARAM和SARAM的配置。表8.5’C54x系列片內各種存儲器的容量配置（單位：k字）1.程序存儲器空間程序存儲空間用來存放要執行的指令和執行中所需的系數表。1）程序存儲空間的映射2）0000H~3FFFH程序存儲空間，由OVLY的值來確定在片內還是在片外分配。3）FF80H~FFFFH空間（內部存儲器）2.數據存儲器空間數據存儲器用來存放執行指令所使用數據或數據處理的中間結果。（1）數據存儲空間的配置（2）存儲器映像寄存器在’C54x的數據存儲空間中，前80H個單元（數據頁0）包含有的CPU寄存器（也稱作特殊功能寄存器）、片內外設寄存器和暫存器。3.I/O存儲空間’C54x除了程序和數據存儲空間外，還提供了一個具有64k字的I/O空間。主要用于對片外設備的訪問，可以使用輸入指令PORTR和輸出指令PORTW對I/O空間尋址。在對I/O空間訪問時，除了使用數據總線和地址總線外，還要用到I/O選通信號控制線、I/O空間選擇信號和讀/寫控制線。和用于選通I/O空間，用于控制訪問方向。8.4.4’C54x的片內外設電路片內外設主要包括：通用I/O引腳、定時器、時鐘發生器、主機接口、軟件可編程等待狀態發生器、可編程分區轉換邏輯和串行通信接口。1.通用I/O引腳’C54x為用戶提供兩個通用的I/O引腳：和XF。2.定時器’C54x的定時器是一個帶有4位預分頻器的16位可軟件編程減法計數器。3.時鐘發生器時鐘發生器主要用來為CPU提供時鐘信號，由內部振蕩器和鎖相環（PLL）電路兩部分組成。4.主機接口主機接口（HPI）是一個8位或16位的并行接口，主要用于DSP與其他總線或主處理機進行通信。5.軟件可編程等待狀態發生器軟件可編程等待狀態發生器可以將外部總線周期最多擴展到14個機器周期，使’C54x芯片與慢速的外部存儲器和I/O設備接口。它不需要任何外部硬件，只由軟件控制。6.可編程分區轉換邏輯可編程分區轉換邏輯也稱為可編程存儲器轉換邏輯。當訪問過程跨越程序或數據存儲器邊界時，可編程分區轉換邏輯會自動插入一個周期。7.串行通信接口各種’C54x芯片有不同的串口，但主要有以下4種：（1）標準同步串行口（SP）（2）緩沖同步串口（BSP）（3）時分多路同步串口（TDM）（4）多通道帶緩沖同步串行口（McBSP）8.5DSP的軟件體系DSP的軟件體系主要是指其指令系統。指令描述了不同的操作，每條指令通常由操作碼和操作數兩部分組成。操作碼表示DSP執行該指令將進行何種操作，操作數表示參加操作的數的本身或其所在的地址。8.5.1’C54x的指令格式’C54x的指令系統包含助記符指令和代數指令兩種形式。本節著重介紹助記符指令的基本格式。1.匯編語言源程序格式匯編語言語句格式可以包含4個部分：標號域、指令域、操作數域和注釋域。以助記符指令為例，匯編語言語句格式如下［標號］［：］指令［操作數列表］［；注釋］其中，［］內的部分是可選項。1）語句必須以標號、空格、星號或分號開始。2）標號為可選項。若要使用標號，則必須從第1列開始。標號長度最多為32個字符，由A~Z，a~z，0~9，＿和＄等組成，但第1個字符不能為數字。3）每個域必須由1個或多個空格分開，制表符等效于空格。4）注釋是可選項，開始于第1列的注釋須用星號或分號（*或；）標示，但在其他列開始的注釋前面只能標分號。5）指令域一定不能從第1列開始，否則將被視為標號。指令域包括以下操作碼之一：助記符指令、匯編偽指令（如.data，.set）、宏偽指令（如.var，.macro）和宏調用。6）操作數域為操作數的列表，匯編器允許指定常數、符號或表達式作為地址、立即數或間接尋址。當操作數為立即數時，使用#符號作為前綴；操作數為間接尋址時，使用*符號作為前綴，將操作數的內容作為地址。2.指令系統中規定的符號和縮寫’C54x的助記符指令是由操作碼和操作數兩部分組成。在進行匯編以前，操作碼和操作數都是用助記符表示。例如：LD#0FCH，B;將立即數0FCH傳送至B操作碼源操作數目的操作數注釋8.5.2’C54x指令的尋址方式指令的尋址方式是指執行指令時硬件尋找指令中指定的參與運算的操作數的方法。’C54x有7種基本的數據尋址方式，如表8.10所示。1.立即尋址立即尋址在指令中含有執行指令所需的操作數，它緊隨操作碼存放在程序存儲器中。2.絕對尋址絕對尋址指令中含有所要尋找的操作數的16位存儲單元地址，該地址指向操作數所在的存儲單元。絕對尋址有四種類型：數據存儲器地址（dmad）尋址就是用一個程序標號或一個數據來指定指令所需要的數據空間的地址。程序存儲器地址（pmad）尋址就是用一個符號或一個具體的數來指定程序存儲器中的一個地址。端口（PA）尋址就是使用一個符號或一個16位的常數來指定外部I/O存儲空間的一個地址，實現對I/O備的讀/寫操作。*(1k)尋址

*(1k)尋址就是使用一個符號或一個16位常數來指定數據存儲器的地址。3.累加器尋址累加器尋址是將累加器的內容作為地址去訪問該地址指向的程序存儲單元，用于完成程序存儲空間與數據存儲空間之間的數據傳輸。4.直接尋址直接尋址指令中的給出的低7位地址是一個數據頁內偏移地址（dmad），而所在的數據頁由數據頁指針DP或堆棧指針SP決定。該偏移量加上ST1中DP或SP的值，決定了數據存儲器中的實際地址。5.間接尋址間接尋址是根據輔助寄存器給出的地址尋址數據存儲器。6.存儲器映像寄存器尋址存儲器映像寄存器尋址是對存儲器映射寄存器的值進行修改，并以存儲器映射寄存器被修改后的值去尋址。7.堆棧尋址堆棧尋址就是利用SP指針，按照先進后出的原則進行尋址。8.5.3’C54x的指令集’C54x共有129條指令，由于尋址方式的不同衍生至205條指令，按功能分為數據傳送指令、算術運算指令、邏輯運算指令、程序控制指令、并行操作指令和重復操作指令6類。2.算術運算指令算術運算指令是實現數學計算的重要指令集合。’C54x的算術指令包括加法指令、減法指令、乘法指令、乘加和乘減指令、雙字運算指令和特殊應用指令。2.算術運算指令算術運算指令是實現數學計算的重要指令集合。’C54x的算術指令包括加法指令、減法指令、乘法指令、乘加和乘減指令、雙字運算指令和特殊應用指令。4.程序控制指令’C54x的程序控制指令共有31條，包括：分支轉移指令、子程序調用指令、中斷指令、返回指令、堆棧操作指令以及其他程序控制指令共6類5.并行操作指令并行操作是利用流水線和并行操作的硬件電路，將單指令的數據傳送和存儲與各種運算同時進行操作。6.重復操作指令重復操作指令可以使緊隨其后的一條指令或程序塊重復執行，分為單指令重復和程序塊重復。單指令重復操作是指通過RPT或RPTZ指令使其下一條指令被重復執行，重復執行的次數由指令操作數給出，其值等于操作數加1，最大重復次數為65536。程序塊重復操作可以使緊隨RPTB指令之后的程序塊重復執行。8.6DSP應用舉例8.6.1FIR濾波器的DSP實現1.算法的實現（1）用線性緩沖區法實現線性緩沖區法，又稱延遲線法。應當注意的是，用線性緩沖區實現運算時，緩沖區的數據需要移動，這樣在一個機器周期內需要一次讀和一次寫操作。因此，線性緩沖區只能定位在DARAM中。用線性緩沖區實現的優點是：新老數據在存儲器放的位置直接明了。（2）用循環緩沖區法實現循環緩沖區實現的優點還是很明顯的：它不需要移動數據，不存在一個機器周期中要求能夠進行一次讀和一次寫的數據存儲器，因而可將循環緩沖區定位在數據存儲器的任何位置（線性緩沖區要求定位在DARAM中）。所以，在可能的情況下，建議盡量采用循環緩沖區。2.FIR濾波器的DSP實現方法’C54x提供的乘法-累加指令MAC和循環尋址方式，可使FIR數字濾波器在單周期內完成每個樣值的乘法-累加計算。而每個樣值的乘法-累加計算，可采用RPTZ和MAC指令結合循環尋址方式來實現。8.6.2IIR濾波器