會計學1觸發器寄存器解析第4章時序邏輯電路4.1觸發器4.1.1R-S觸發器&&RDSDQQRD—RESET直接復位端SD—SET直接置位端Q,Q輸出端1.基本的R-S觸發器組成：用2個與非門(或或非門)構成第1頁/共43頁R-S觸發器真值表RDSDQQ0101(復位)1010(置位)11保持原狀

00不確定&&RDSDQQ011100RD=0同時SD=1時,Q=0。故RD稱為復位端,或稱為清0端第2頁/共43頁R-S觸發器真值表&&RDSDQQ011100RDSDQQ0101(復位)1010(置位)11保持原狀

00不確定SD=0同時RD=1時,Q=1。故SD稱為置位端,或稱為置1端第3頁/共43頁&&RDSDQQR-S觸發器真值表RDSDQQ0101(復位)1010(置位)11保持原狀

00不確定指R、S從01或10變成11時,輸出端狀態不變111100第4頁/共43頁&&RDSDQQR-S觸發器真值表RDSDQQ0101(復位)1010(置位)11保持原狀

00不確定指RD、SD同時從00變成11時,

輸出端狀態不定001111第5頁/共43頁R-S觸發器真值表RDSDQQ0101(復位)1010(置位)11保持原狀

00不確定指RD、SD同時從00變成11時,輸出端狀態不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10設計電路時此種情況應避免第6頁/共43頁R-S觸發器特點:(1)具有兩個穩態(Q=0,Q=1或Q=1,Q=0),稱為雙穩態觸發器.(2)可觸發使之翻轉(使RD、SD之一為0時可翻轉).(3)具有記憶功能(RD、SD都為1時，保持原來狀態).第7頁/共43頁R-S觸發器應用舉例:單脈沖發生器&&RDSDQQ+5V+5V4.7k4.7kK第8頁/共43頁R-S觸發器應用舉例:單脈沖發生器&&RDSDQQ+5V+5V4.7k4.7kK第9頁/共43頁R-S觸發器應用舉例:單脈沖發生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脈沖負脈沖第10頁/共43頁2.時鐘控制電平觸發的R-S觸發器觸發器功能表&&RDSDQQ&&RSCPCP:時鐘脈沖(ClockPulse)

R、S控制端CPRSQn+1說明

100Qn

保持1011置11100清0111不定避免0

Qn保持第11頁/共43頁時鐘控制電平觸發的R-S觸發器(續)時鐘控制

—只有CP=1時,輸出端狀態才能改變電平觸發—在CP=1時,控制端R、S的電平(1或0)發生變化時,輸出端狀態才改變CPRSQn+1說明

100Qn

保持1011置11100清0111不定避免0Qn保持用途:D觸發器和J-K觸發器的內部電路第12頁/共43頁4.1.2D觸發器1.時鐘控制電平觸發的D觸發器CPRSQn+1說明

100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他兩種情況不會出現第13頁/共43頁

時鐘控制電平觸發的D觸發器

功能表

CPDQn+1

1001110QnCP=1時,Qn+1=DCP=0時,保持原狀1DCP&&RDSDQQ&&D觸發器具有數據記憶功能第14頁/共43頁

時鐘控制電平觸發的D觸發器1DCP&&RDSDQQ&&RDSD符號RDSDDCPQQ第15頁/共43頁2.維持阻塞型D觸發器&&RDSDQQ&&&&DCP符號RDSDDCPQQ第16頁/共43頁維持阻塞型D觸發器的引腳功能符號RD

直接清0端(復位端)R=0,S=1時,Q=0SD

直接置1端(置位端)R=1,S=0時,Q=1

小圈表示低電平有效D數據輸入端CP時鐘脈沖Q、Q輸出端，Q的小圈

表示是反相輸出端,

即Q總是與Q相反RDSDDCPQQ第17頁/共43頁維持阻塞型D觸發器的引腳功能(續)功能表CPQn+1D觸發方式:邊沿觸發(時鐘上升沿觸發)功能表說明：在CP上升沿時，Q等于D；在CP高電平、低電平和下降沿時，Q保持不變RDSDDCPQQ第18頁/共43頁時鐘下降沿觸發的維持阻塞型D觸發器RDSDDCPQQ功能表CPQn+1D功能表說明：在CP下降沿時，Q等于D；在CP高電平、低電平和上升沿時，Q保持不變第19頁/共43頁3.集成D觸發器介紹(1)集成雙D觸發器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)第20頁/共43頁D觸發器應用舉例:用D觸發器將一個時鐘進行2分頻.DCPQQCPCPQQ01RD、SD不用時,甩空或通過4.7k的電阻吊高電平頻率FQ

=FCP/2D觸發器功能CP時，Q=D第21頁/共43頁用2個2分頻器級聯組成一個4分頻器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4第22頁/共43頁(2)集成4D觸發器74LS175特點:一個集成電路中有4個D觸發器,

時鐘CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND第23頁/共43頁集成4D觸發器74LS175的應用舉例—搶答電路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k風鳴器CP1kHz主持人清0甲乙丙丁74LS175參賽人搶答按鍵1第24頁/共43頁(3)集成8D觸發器內部有8個D觸發器

Q輸出R公共CP公共QDRQDR內部有8個D觸發器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q第25頁/共43頁課堂練習題目:時鐘CP及輸入信號D的波形如圖所示,試畫出各觸發器輸出端Q的波形,設各輸出端Q的初始狀態=0.DQDCPQ1Q2DQDCP第26頁/共43頁DQDCPQ1課堂練習(續)CPDQ1第27頁/共43頁課堂練習(續)Q2DQDCPCPDQ1第28頁/共43頁4.2寄存器4.2.1數碼寄存器(并行寄存器)DCP一個D觸發器組成1位的數碼寄存器CP上升沿,Q=DCP高電平、低電平、下降沿，Q不變由D觸發器組成，用于存放數碼RDSDDCPQQ第29頁/共43頁由4D集成電路74LS175組成4位二進制數寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高電平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175（電源〕CP1D2D3D4D1Q2Q3Q4Q4D鎖存器數碼寄存器(續)4位二進制數第30頁/共43頁數碼寄存器(續)由8D集成電路74LS273組成8位二進制數寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D鎖存器Q4Q5Q6Q7D4D5D6D7CP8位二進制數D7~D0第31頁/共43頁數碼寄存器用于計算機并行輸入/輸出接口外部設備(打印機)8D鎖存器1D~8D1Q~8QCPD7~D0計算機CPU控制信號計算機CPU數據總線輸出接口計算機總線畫法:一條粗線代表8條線第32頁/共43頁4.2.2串行移位寄存器1.用D觸發器組成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入第33頁/共43頁13.6寄存器13.6.2串行移位寄存器1.用D觸發器組成的移位寄存器經4個CP脈沖,Di出現在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D觸發器組成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入第34頁/共43頁循環移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP經4個CP脈沖循環一周CPQ1Q2Q3Q40100010100200103000141000第35頁/共43頁既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行輸入數據Di清0脈沖&&&&D1D2D3D4L并行輸入脈沖并行輸入數據00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不變R=1S=1Q4不變1第36頁/共43頁4.2.3集成電路雙向移位寄存器(74LS194)并行輸入數據右移串入數據控制端輸出清0端時鐘左移串入數據Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194第37頁/共43頁Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194雙向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q300000100保持

101DSR

右移一位

110左移一位