SignalTapⅡ邏輯分析儀的使用

SignalTapⅡ邏輯分析儀支持的器件有很多系列，主要包括Stratix、StratixII、StratixGX、Cyclone、CycloneⅡ、APEX及APEXⅡ等系列的FPGA器件。

在設計中建立SignalTapⅡ邏輯分析儀有兩種方法：第一種方法是建立一個SignalTapⅡ文件(．stp)，然后定義STP文件的詳細內容；第二種方法是用MegaWizardPlug-InManager建立并配置STP文件，然后用MegaWizard實例化一個HDL輸出模塊。

SignalTapⅡ邏輯分析儀的使用

設計中建立SignalTapⅡ邏輯分析儀

SignalTapⅡ邏輯分析儀的使用

圖給出了用這兩種方法建立和使用SignalTapⅡ邏輯分析儀的過程1．創建STP文件QuartusⅡ軟件的STP文件包括SignalTapⅡ邏輯分析儀設置部分和捕獲數據的查看、分析部分。創建一個STP文件的步驟可按下面的方法來操作：①在QuartusⅡ軟件中，通過選擇“File”|“New”命令，彈出新建文件對話框。②在彈出的新建文件對話框中，選擇“OtherFiles”標簽頁，從中選擇“SignalTapⅡFile”’如圖4所示。③再單擊“OK”按鈕確定，便建立了一個新的SignalTapⅡ窗口，如圖5所示。上面的操作我們也可以通過選擇“Tools”|“SignalTapⅡLogicAnalyzer”命令完成，而且這種方法也可用來打開一個已經存在的STP文件。

SignalTapⅡ邏輯分析儀的使用

SignalTapⅡ邏輯分析儀的使用

4新建一個“SignalTap”文件

SignalTapⅡ邏輯分析儀的使用

圖3-55“SignalTapⅡ”窗口

SignalTapⅡ邏輯分析儀的使用

2．設置數據采集時鐘在使用QuartusⅡ軟件的SignalTapⅡ邏輯分析儀進行數據采集之前，首先應該設置數據采集時鐘。數據采集時鐘一般是在上升沿處采集數據。我們可以使用設計中的任意信號作為數據采集時鐘，但Altera公司一般建議使用全局時鐘，而不要使用門控時鐘。使用門控時鐘作為數據采集時鐘，有時不能準確反映設計的不同期望數據狀態。QuartusⅡ時序分析結果給出設計的最大數據采集時鐘頻率。

SignalTapⅡ邏輯分析儀的使用

設置SignalTapⅡ數據采集時鐘的步驟主要由以下幾步組成：①在圖5所示的SignalTapⅡ邏輯分析儀窗口先選擇“Setup”標簽頁。②再單擊“Clock”欄后面的“BrowseNodeFinder”按鈕，然后打開NodeFinder對話框。③在“NodeFinder”對話框中，從“Filter”列表中選擇“SignalTapⅡ:pre-synthesis”(綜合前)。④在“Named”框中，輸入數據采樣時鐘的信號名稱；或者通過單擊“List”按鈕，在“NodesFound”列表中選擇一個時鐘信號作為數據采集時鐘的信號。

SignalTapⅡ邏輯分析儀的使用

⑤再單擊“OK”按鈕確定相關設置。⑥在圖3-55所示的“SignalTapⅡ”窗口中，“Clock”欄中顯示為采樣時鐘的信號。如果我們在SignalTapⅡ窗口中沒有分配采集時鐘，則QuartusⅡ軟件會自動建立一個默認名為auto_stp_extemal_clk時鐘引腳。在實際工程設計中我們必須為這個引腳單獨分配一個器件引腳，在我們設計的印制電路板上必須有一個外部時鐘信號驅動該引腳。

SignalTapⅡ邏輯分析儀的使用

3．STP文件中分配信號在STP文件中，QuartusⅡ軟件可以分配兩種類型的信號：①Pre-synthesis：該信號在對設計進行Analysis&Elaboration操作以后存在，這些信號表示寄存器傳輸級(RTL)信號。在SignalTapⅡ中要分配Pre-synthesis信號，我們應通過選擇“Processing”“StartAnalysis&Elaboration”命令。對邏輯分析儀設計進行修改以后，如果要在物理綜合之前快速添加一個新的節點名，使用這項操作特別實用。②Post-fitting：該信號是在對工程設計進行物理綜合優化以及布局、布線操作后才存在。SignalTapⅡⅡ邏邏輯輯分分析析儀儀的的使使用用4．．分分配配數數據據信信號號①首首先先完完成成工工程程設設計計的的Analysis&Elaboration或或Analysis&Synthesis后后，，或或者者工工程程全全編編譯譯之之后后。。②在在SignalTapⅡⅡ邏邏輯輯分分析析儀儀窗窗口口，，通通過過單單擊擊Setup標標簽簽頁頁。。③在在STP窗窗口口的的““Setup””標標簽簽頁頁中中雙雙擊擊鼠鼠標標左左鍵鍵，，彈彈出出““NodeFinder””對對話話框框。。④在在““NodeFinder””對對話話框框中中的的““Filter””列列表表中中選選擇擇SignalTapⅡⅡ:Pre-synthesis或或者者SignalTapⅡⅡ:post-fitting方方式式。。SignalTapⅡ邏邏輯分分析儀儀的使使用⑤在““Named””框中中可以以輸入入節點點名、、部分分節點點名或或者通通配符符，還還可以以單擊擊“List””按鈕鈕查找找節點點。⑥在““NodesFound””列表表中選選擇要要加入入STP文文件中中的節節點或或者總總線。。⑦通過過單擊擊“>”按按鈕將將選擇擇的節節點或或總線線移動動到““SelectedNodes”列列表中中。⑧最后后單擊擊“OK””按鈕鈕，將將選擇擇的節節點或或者總總線添添加到到STP文文件，，如圖圖6所所示。。SignalTapⅡ邏邏輯分分析儀儀的使使用6分分配配數據據信號號SignalTapⅡ邏邏輯分分析儀儀的使使用5．設設置邏邏輯分分析儀儀觸發發方式式邏輯分分析儀儀觸發發控制制包括括設置置觸發發類型型和觸觸發級級數。。①Basic觸觸發類類型如果SignalTapⅡ觸觸發類類型選選擇Basic，在在STP文文件中中我們們必須須為每每個信信號設設置一一種觸觸發模模式(TriggerPattern)。。SignalTapⅡⅡ邏輯輯分析析儀中中的觸觸發模模式包包括：：Don'tCare(無關關項觸觸發)，Low(低低電平平觸發發)，，High(高高電平平觸發發)，，FallingEdge(下降降沿觸觸發)，RisingEdge(上升升沿觸觸發)以及及EitherEdge(雙雙沿觸觸發)。當選定定觸發發級數數的所所有信信號的的“邏邏輯與與”結結果為為TRUE時，，SignalTapⅡⅡ邏輯輯分析析儀才才開始始捕捉捉數據據，如如圖7所示示。SignalTapⅡ邏邏輯分分析儀儀的使使用7設設置置觸發發模式式SignalTapⅡ邏邏輯分分析儀儀的使使用②Advanced觸發發類型型如果SignalTapⅡ觸觸發類類型選選擇Advanced，，則我我們必必須為為邏輯輯分析析儀建建立觸觸發條條件表表達式式。一一個SignalTapⅡ邏邏輯分分析儀儀最關關鍵的的因素素就是是它的的觸發發能力力。如如果不不能很很好地地為數數據捕捕獲建建立相相應的的觸發發條件件，邏邏輯分分析儀儀就可可能無無法幫幫助我我們調調試FPGA程程序設設計。。在SignalTapⅡⅡ邏輯輯分析析儀中中，使使用如如圖8所示示的高高級觸觸發條條件編編輯器器(AdvancedTriggerConditionEditor)，，我們們可以以在簡簡單的的圖形形界面面中建建立非非常復復雜的的觸發發條件件。我我們只只需要要將運運算符符通過過鼠標標拖動動到觸觸發條條件編編輯器器窗口口中，，即可可方便便建立立復雜雜的觸觸發條條件。。SignalTapⅡ邏邏輯分分析儀儀的使使用圖8高高級觸觸發條條件編編輯器器SignalTapⅡ邏邏輯分分析儀儀的使使用③觸發發級數數選擇擇QuartusⅡ軟軟件的的SignalTapⅡⅡ邏輯輯分析析儀的的多級級觸發發特性性，可可以設設置更更精確確的觸觸發條條件功功能。。在多多級觸觸發中中，SignalTapⅡ邏邏輯分分析儀儀首先先對第第一級級模式式進行行觸發發；當當第一一級觸觸發表表達式式滿足足條件件，測測試結結果為為“真真”時時，然然后SignalTapⅡ邏邏輯分分析儀儀對第第二級級觸發發表達達式進進行測測試；；依次次類推推，直直到所所有級級的觸觸發都都完成成測試試，并并且最最后一一級觸觸發條條件測測試結結果乃乃為““真””時，，SignalTapⅡⅡ邏輯輯分析析儀開開始捕捕獲相相關信信號狀狀態，，在圖5的SignalTapⅡ窗窗口的的觸發發級數數選擇擇列表表中選選擇觸觸發級級數，，SignalTapⅡⅡ邏輯輯分析析儀最最大可可以選選擇的的觸發發級數數為10級級。SignalTapⅡ邏邏輯分分析儀儀的使使用6．指指定采采樣深深度及及觸發發位置置在觸發發事件件開始始之前前，我我們可可以指指定要要觀測測數據據的采采樣深深度，，即數數據存存儲深深度，，以及及觸發發事件件發生生前后后的采采樣點點數。。在QuartusⅡⅡ軟件件的STP文件件窗口口的““Data”欄欄中，，在““Sampledepth””列表表中可可以選選擇邏邏輯分分析儀儀的采采樣深深度；；在““Bufferacquisitionmode””欄中中，在在“Circular””列表表中可可以選選擇觸觸發之之前的的數據據和觸觸發之之后的的數據據之間間的比比例。。SignalTapⅡ邏邏輯分分析儀儀的使使用7．編編譯SignalTapⅡ邏邏輯分分析儀儀的設設計設置好好STP。。文件件以后后，在在使用用SignatTapⅡⅡ邏輯輯分析析儀之之前，，必須須編譯譯QuartusⅡⅡ設計計工程程。首首次建建立STP文件件需要要先保保存該該文件件，QuartusⅡ軟軟件會會自動動將STP文件件加入入工程程中，，當然然我們們也可可以采采用下下面的的步驟驟手動動添加加STP文文件：：SignalTapⅡ邏邏輯分析儀的的使用①通過選擇““Assignments”|“Settings”命令令，彈出“Settings”對話話框。②在彈出“Settings”對話話框的“Category”列表中中選擇“SignalTapⅡLogicAnalyzer”。③再在“SignalTapⅡLogicAnalyzer”頁中中，選中“EnableSignalTapⅡLogicAnalyzer”選項。④然后在“SignalTapⅡFileName”欄中中輸入STP文件名。⑤單擊“OK”按鈕確認認。⑥最后通過選選擇“Processing”|““StartCompilation”命令令開始編譯SignalTapⅡ邏邏輯分析儀。。SignalTapⅡ邏邏輯分析儀的的使用2.利用MegaWizardPlug-InManager建建立SignalTapII邏輯分分析儀使用MegaWizardPlug-InManager建立SignalTapⅡ邏邏輯分析儀時時，不需要建建立STP文文件。MegaWizardPlug-InManager生成成一個可以在在設計中實例例化的HDL文件。SignalTapⅡ邏邏輯分析儀的的使用1．SignalTapⅡ邏輯分析析儀的HDL描述的建立立在QuartusⅡ軟件件中，我們通通過執行SignalTapⅡ兆函函數(Megafunction)可以很容易易地使用MegaWizardPlug-InManager建建立SignalTapⅡ邏輯分析析儀。具體步步驟如下：(1)在QuargusⅡ軟件中通通過選擇“Tools””|“MegaWizardPlug-InManager”命命令，啟動兆兆函數。(2)再在彈彈出的“MegaWizardPlug-InManager””對話框中選選擇“Createanewcustommegafunctionvariation””項。(3)然后單單擊“Next”按鈕。。(4)在彈出出的對話框中中選擇“SignalTapⅡLogicAnalyzer”，并且且選擇要輸出出的文件類型型(AHDL、VHDL、VerilogHDL)，輸入入SignalTapⅡⅡ兆函數名，，如圖9所示示。SignalTapⅡ邏邏輯分析儀的的使用圖9建立SignalTapⅡ邏邏輯分析儀SignalTapⅡ邏邏輯分析儀的的使用(5)再單擊擊“Next”按鈕，進進入下一步。。(6)在彈出出的下一個對對話框中，需需要指定邏輯輯分析儀的采采樣深度、存存儲器類型、、數據輸入端端口寬度、觸觸發輸入端口口寬度以及觸觸發級數，如如圖10所示示。圖10設置置邏輯分析儀儀參數SignalTapⅡ邏邏輯分析儀的的使用(7)再單擊擊“Next”按鈕，進進入下一步。。(8)通過選選擇Basic或Advanced，設置每一一級觸發選項項，如圖11所示。圖11設置置每一段觸發發選項(9)最后單單擊“Finish”按按鈕，完成建建立SignalTapⅡ邏輯分析析儀的HDL描述過程。。如果在第(8)步中選擇擇了“Advanced”，將彈出出如圖8所示示的高級觸發發條件編輯界界面。2．SignalTapⅡ兆函數端端口表3-3給出出了SignalTapⅡ兆函數端端口的說明。。表3-3SignalTapⅡⅡ兆函數端口口的說明SignalTapⅡ邏邏輯分析儀的的使用SignalTapⅡ邏邏輯分析儀的的使用3．在設計文文件中實例化化SignalTapⅡⅡ邏輯分析儀儀在實際工程設設計中實例化化SignalTapⅡⅡ邏輯分析儀儀的過程與實實例化其他VHDL或VerilogHDL兆函數相同同。在設計中中實例化SignalTapⅡ文件件以后，是為為了在目標FPGA器件件中配置邏輯輯分析儀，必必須重新編譯譯QuartusⅡ工程程文件。SignalTapⅡ邏邏輯分析儀的的使用3SignaITapⅡ邏輯分析析儀的器件編編程在QuartusⅡ軟件件完成SignalTapⅡ邏輯分分析儀并編譯譯完成以后，，打開STP文件，接下下來是完成SignalTapⅡ邏邏輯分析儀器器件編程。具具體步驟如下下：(1)在STP文件中，，在JTAGChain設置部分分選擇SignalTapⅡ邏輯分分析儀的SRAM對象文文件(．sof)。(2)再單擊擊“ScanChain”按鈕，，檢測器件。。(3)在Device列列表中選擇目目標器件。(4)單擊““ProgramDevice”圖圖標進行器件件編程下載，，如圖12所所示。SignalTapⅡ邏邏輯分析儀的的使用圖12SignalTapⅡ邏