《數(shù)字電子技術(shù)》模擬題一一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是[]①20②22③21④232.三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng)[]①m2②m5③m3④m73.一片64k×8存儲容量的只讀存儲器（ROM），有[]①64條地址線和8條數(shù)據(jù)線②64條地址線和16條數(shù)據(jù)線③16條地址線和8條數(shù)據(jù)線④16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是[]①并聯(lián)比較型②逐次逼進(jìn)型③雙積分型④以上各型速度相同6.關(guān)于PAL器件與或陣列說法正確的是[]①只有與陣列可編程②都是可編程的③只有或陣列可編程④都是不可編程的7.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為[]①無窮大②約100歐姆③無窮小④約10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是[]①倒相②放大③積分④求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是[]①16②32③162④21610.一個(gè)64選1的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號輸入端。[]①6②16③32④64二、填空題（把正確的內(nèi)容填在題后的括號內(nèi)。每空1分，共15分。）1．已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示，以及，使用最大項(xiàng)標(biāo)準(zhǔn)表示，以及。2．具有典型實(shí)用意義的可編程邏輯器件包括，，，。3．為了構(gòu)成4K×16bit的RAM，需要塊1K×8bit的RAM，地址線的高位作為地址譯碼的輸入，地址譯碼使用的是譯碼器。4．在AD的量化中，最小量化單位為Δ，如果使用四舍五入法，最大量化誤差為Δ，如果使用舍去小數(shù)法，最大量化誤差為Δ。5．如果用J-K觸發(fā)器來實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為；如果要用J-K觸發(fā)器來實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為。簡答題（每小題5分，共10分）1．用基本公式和定理證明下列等式：2．給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。分析題（25分）1．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖4.1所示電路輸出端F的最簡與或形式的表達(dá)式。（9分）AA0A1A2DD1D2D3D4D5D6D7INHDISYCC4512CBA10F圖4.1DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻02.如圖4.2電路由CMOS傳輸門構(gòu)成。試寫出輸出端的邏輯表達(dá)式。（8分）試分析圖4.3所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖，并說明電路的邏輯功能。五、設(shè)計(jì)題（30分）設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對PLA邏輯陣列圖的編程。（10分）試用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500Hz，占空比等于60％，積分電容等于1000pF。（10分）（1）畫出電路連接圖；（2）畫出工作波形圖；（3）計(jì)算R1、R2的取值。用中規(guī)模集成十六進(jìn)制同步計(jì)數(shù)器74161設(shè)計(jì)一個(gè)13進(jìn)制的計(jì)數(shù)器。要求計(jì)數(shù)器必須包括狀態(tài)0000和1111，并且利用CO端作13進(jìn)制計(jì)數(shù)器的進(jìn)位輸出。74161的功能表如下，可以附加必要的門電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30′′′′′′′′000010′′-d0d1d2d3d0d1d2d31111-′′′′計(jì)數(shù)110′′′′′′保持,CO=01110′′′′′保持圖5.2《數(shù)字電子技術(shù)》模擬題一答案一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.② 2.① 3.③ 4.① 5.③ 6.① 7.① 8.④ 9.④ 10.①二、填空題（把正確的內(nèi)容填在題后的括號內(nèi)。每空1分，共15分。）1．∑m(2,4,6,7,9,11,12,13,15)∑m(1,5,7,10,12,14,15)∏M(1,5,7,10,12,14,15)∏M(0,2,3,4,6,8,9,11,13)2．PLA,PAL,GAL,CPLD等3．8，2，2-44．±，+15．T=J=K，D=J=簡答題（每小題5分，共10分）1．證：右=左==右，證畢！2．特征方程： （1分）JK0001010111狀態(tài)轉(zhuǎn)移真值表： （2分）狀態(tài)轉(zhuǎn)移圖： （2分）四、分析題（25分）1．（9分）解：根據(jù)數(shù)據(jù)選擇器的工作原理，由圖可得：2．（8分）解： F1=A （4分） F2=AB （4分）3．（8分）解：（1）是異步的。 （2分）（2）由圖可得電路得狀態(tài)方程為： （6分）由狀態(tài)方程可得狀態(tài)轉(zhuǎn)移表如下：CP00001001201030114100510161107111由狀態(tài)轉(zhuǎn)移表可畫出狀態(tài)轉(zhuǎn)移圖：功能：8進(jìn)制計(jì)數(shù)器。五、設(shè)計(jì)題（30分）1．（10分）解：由題意可得真值表為：（3分）ABCDCO0000000111010110110110010101001100011111卡諾圖為：（3分）編程圖為：（4分）2．（10分）解：（1）電路連接圖如下： （4分）（2）電路工作波形圖如下： （3分）（3）tw1=0.7(R1+R2)C （3分）tw2=0.7R2C 由題意： 解得： R2=2R1 R1=571.4Kω,則R2=1142.9Kω3．（10分）解：設(shè)計(jì)電路如下圖：《數(shù)字電子技術(shù)》模擬題二一、選擇題（選出一個(gè)正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（3.5）10轉(zhuǎn)換成二進(jìn)制數(shù)是[]①11.11②10.11③10.01④11.102.函數(shù)的結(jié)果是[]①②③④3.一片2k×16存儲容量的只讀存儲器（ROM），有[]個(gè)字節(jié)①2000②4000③2048④40964.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.在ADC工作過程中，包括保持a，采樣b，編碼c，量化d四個(gè)過程，他們先后順序應(yīng)該是[]①abcd②bcda③cbad④badc6.第一種具有實(shí)用意義的可編程器件是[]①PAL②GAL③CPLD④FPGA7.可以直接現(xiàn)與的器件是[]①OC門②I2L門③ECL門④TTL門8.一個(gè)時(shí)鐘占空比為1：4，則一個(gè)周期內(nèi)高低電平持續(xù)時(shí)間之比為[]①1：3②1：4③1：5④1：69.一個(gè)二進(jìn)制序列檢測電路，當(dāng)輸入序列中連續(xù)輸入5位數(shù)碼均為1時(shí)，電路輸出1，則同步時(shí)序電路最簡狀態(tài)數(shù)為[]①4②5③6④710.芯片74LS04中，LS表示[]①高速COMS②低功耗肖特基③低速肖特基④低密度高速二、填空題（把正確的內(nèi)容填在題后的括號內(nèi)。每空2分，共30分。）1.如圖1所示電路，有。當(dāng)輸入電壓時(shí)，輸出電壓為，當(dāng)輸入電壓時(shí)，輸出電壓為。圖12、對于同步計(jì)數(shù)器74161，如果輸入時(shí)鐘是周期方波，在正常計(jì)數(shù)時(shí)，進(jìn)位輸出保持高電平的時(shí)間為個(gè)周期。3．4位DAC中，基準(zhǔn)電壓=10V，D3D2D1D0=1010時(shí)對應(yīng)的輸出電壓為。4．D觸發(fā)器的狀態(tài)方程為；如果用D觸發(fā)器來實(shí)現(xiàn)T觸發(fā)器功能，則T、D間的關(guān)系為；如果要用D觸發(fā)器來實(shí)現(xiàn)J-K觸發(fā)器功能，則D,J,K三者關(guān)系為。5．為了構(gòu)成8K×32bit的RAM，需要塊2K×8bit的RAM，地址線的高位作為地址譯碼的輸入。6.PAL由陣列，陣列和單元構(gòu)成，其中，陣列是可編程的。7.要構(gòu)成17進(jìn)制計(jì)數(shù)器最少需要個(gè)觸發(fā)器。8．由555定時(shí)器構(gòu)成的單穩(wěn)觸發(fā)器，輸出脈寬TW≈。三、分析題（共30分）A0A1A2A3abA0A1A2A3abcdefg譯碼器2.通過時(shí)序圖分析如圖3電路的功能，已知輸入是周期方波。（7分）圖3分析圖4所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出驅(qū)動(dòng)方程，狀態(tài)方程，輸出方程，狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖。圖4給出如圖5所示電容正反饋多諧振蕩器在充電和放電階段的等效電路圖。（8分）圖5四、設(shè)計(jì)題（每題10分，共20分）1.利用一片二-十進(jìn)制譯碼器，接成一位全減器（即一位帶借位輸入的二進(jìn)制減法電路），可以附加必要的門電路（A為被減數(shù)，B為減數(shù)，CI為借位輸入，F(xiàn)為差，CO為借位輸出）2．設(shè)計(jì)一個(gè)同步時(shí)序電路，只有在連續(xù)兩個(gè)或者兩個(gè)以上時(shí)鐘作用期間兩個(gè)輸入信號X1和X2一致時(shí)，輸出才為1，其余情況輸出為0。《數(shù)字電子技術(shù)》模擬題二答案一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.④ 2.③ 3.④ 4.③ 5.④ 6.① 7.① 8.② 9.② 10.②二、填空題（把正確的內(nèi)容填在題后的括號內(nèi)。每空2分，共30分。）1、VI，VREF22、1個(gè)3、-6.25V4、,,5、16，26、與，或，輸出反饋，或7、58、1.1RC三、分析題（共30分）1、解：列出真值表：數(shù)字abcdefg01111110111000002110110131111001401100115101101160011111711100008111111191110011陣列圖2、解：電路功能是對時(shí)鐘四分頻，其時(shí)序圖為3、解：電路是異步電路驅(qū)動(dòng)方程狀態(tài)方程輸出方程狀態(tài)轉(zhuǎn)移表Z有效態(tài)00000100011100110100010010101010001偏離態(tài)010000001110001110001狀態(tài)轉(zhuǎn)移圖4、解：放電回路等效充電回路等效四設(shè)計(jì)題解：先列功能表ABCIFCO00000101001110010111011101110110000011寫出F和CO的最小項(xiàng)表達(dá)式 畫電路圖： 解：由于只有兩個(gè)狀態(tài)，所以只需要一位觸發(fā)器，設(shè)S0為Q=0，S1為Q=1，列出狀態(tài)轉(zhuǎn)移圖：畫出狀態(tài)轉(zhuǎn)移表：0000010100111001011101111011000000001011畫出卡諾圖：寫出狀態(tài)方程和輸出方程：⊙⊙畫出電路圖： 《數(shù)字電子技術(shù)》模擬題三一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號碼填在括號內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是[]①20②22③21④232.三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng)[]①m2②m5③m3④m73.一片64k×8存儲容量的只讀存儲器（ROM），有[]①64條地址線和8條數(shù)據(jù)線②64條地址線和16條數(shù)據(jù)線③16條地址線和8條數(shù)據(jù)線④16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是[]①并聯(lián)比較型②逐次逼進(jìn)型③雙積分型④以上各型速度相同6.關(guān)于PAL器件與或陣列說法正確的是[]①只有與陣列可編程②都是可編程的③只有或陣列可編程④都是不可編程的7.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為[]①無窮大②約100歐姆③無窮小④約10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是[]①倒相②放大③積分④求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是[]①16②32③162④21610.一個(gè)64選1的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號輸入端。[]①6②16③32④64二、填空題（把正確的內(nèi)容填在題后的括號內(nèi)。每空1分，共15分。）1．已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示，以及，使用最大項(xiàng)標(biāo)準(zhǔn)表示，以及。2．具有典型實(shí)用意義的可編程邏輯器件包括，，，。3．為了構(gòu)成4K×16bit的RAM，需要塊1K×8bit的RAM，地址線的高位作為地址譯碼的輸入，地址譯碼使用的是譯碼器。4．在AD的量化中，最小量化單位為Δ，如果使用四舍五入法，最大量化誤差為Δ，如果使用舍去小數(shù)法，最大量化誤差為Δ。5．如果用J-K觸發(fā)器來實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為；如果要用J-K觸發(fā)器來實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為。簡答題（每小題5分，共10分）1．用基本公式和定理證明下列等式：2．給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。分析題（25分）1．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖4.1所示電路輸出端F的最簡與或形式的表達(dá)式。（9分）A0A1A2D0D1D2D3D4D5D6D7INHDISYCC4512CBA10F圖4.1D表4.1CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻2.如圖4.2電路由CMOS傳輸門構(gòu)成。試寫出輸出端的邏輯表達(dá)式。（8分）試分析圖4.3所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖，并說明電路的邏輯功能。五、設(shè)計(jì)題（30分）設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對PLA邏輯陣列圖的編程。（10分）試用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500Hz，占空比等于60％，積分電容等于1000pF。（10分）（1）畫出電路連接圖；（2）畫出工作波形圖；