1、【Word版本下載可任意編輯】 全差分BiCMOS采樣 保持電路仿真設計它具有ARM處理器的所有優(yōu)點低功耗、高性能和較為豐富的片上資源，但LPC2131內部沒有集成CAN控制器，而無法利用CAN總線來開展通信。為了使得LPC2131能夠利用CAN總線開展通信，可以通過外部擴展來實現(xiàn)其功能。目前，比較普通的方法是在LPC2131的外部采用CAN控制器設計CAN總線接口。LPC2131與CAN控制器的接口電路如圖1所示。 這種方法中，LPC2131是通過GPIO口與CAN控制器SJA1000相連實現(xiàn)數(shù)據(jù)交互的。LPC2131通過存放器IOSET/IOCLR來設定I/O口的高/低狀態(tài)，雖然可以同時置

2、位/拉低選定的引腳，但不能同時將某些口線拉高而將某些口線拉低。假定P0初始狀態(tài)為0 xa5，若將P0同時變?yōu)? x5a，則必須通過IO0SET和IO0CLR兩次開展。程序實現(xiàn)如下： PINSEL0=0 x00000000; IO0DIR=0 x0000FF00; IO0SET=0 x5a00; IO0CLR=0 xa500; P0上會出現(xiàn)0 xFF的中間狀態(tài)。在高速通信系統(tǒng)中，這些中間狀態(tài)可能會造成損失。雖然可以通過IO0PIN開展操作來消除這樣的中間狀態(tài)，但是Philips公司不推薦這種做法，非必要時盡量不要使用。 CAN驅動器接口芯片與LPC2131的串口接口電平上是相互匹配的，因此理論上

3、可以將二者直接連接，采用串行通信方式實現(xiàn)。采用CAN總線通信，在長距離通信時，CAN總線兩端要加終端電阻。其作用是防止數(shù)據(jù)傳輸又反射回來，產生反射波而使數(shù)據(jù)遭到破壞;同時，能提高總線傳輸?shù)目垢蓴_能力。理論上，在每個接收數(shù)據(jù)信號的中點開展采樣時，只要反射信號在開始采樣時衰減到足夠低就可以不考慮匹配。通常判斷原則是根據(jù)數(shù)據(jù)速率和電纜長度開展匹配的，但這在實際中難以掌握，一般都是依據(jù)經驗開展設計。 可編程邏輯器件(PLD)是20世紀70年代在ASIC設計的根底上發(fā)展起來的一種新型邏輯器件。20世紀80年代末，美國Altera和Xilinx公司分別推出大規(guī)模和超大規(guī)模的復雜可編程邏輯器件(CPLD)及

4、現(xiàn)場可編程邏輯門陣列器件(FPGA)。自從進入20世紀90年代以來，可編程邏輯器件得到了飛速發(fā)展，向高度集成、高速度和低價位方向不斷邁進;其應用領域不斷擴大，可用于狀態(tài)機、同步、譯碼、解碼、計數(shù)、總線接口和串并轉換等很多方面。使用CPLD可以提高系統(tǒng)集成度，降低噪聲，增強系統(tǒng)可靠性并降低成本。 CPLD技術的出現(xiàn)，為我們提供了一種有效的解決方法：在CAN驅動器接口與LPC2131之間接一塊CPLD，對CPLD開展功能編程，使其負責串行總線的數(shù)據(jù)傳輸和防止CAN發(fā)送反射。 選擇Altera公司MAX3000A系列的型號為EPM3128ATC100-7(簡稱“EPM3128”)的CPLD芯片。此芯

5、片兼容3.3 V和5 V的I/O 口。這樣，LPC2131、EPM3128和TJA1040在I/O電平上是相互匹配的。 1 EPM3128接口定義 EPM3128設置成雙向串行總線通道。其中，2個I/O口被定義為CANRXD(IN)、CANTXD(OUT)，分別連接CAN收發(fā)器TJA1040的RXD和TXD端，構成CAN總線上接收數(shù)據(jù)和發(fā)送數(shù)據(jù)通道;另外2個I/O口被定義為ARMRXD(IN)、ARMTXD(OUT)，分別連接LPC2131的RXD1和TXD1端，構成處理器的串口接收數(shù)據(jù)和發(fā)送數(shù)據(jù)通道。整個數(shù)據(jù)的傳輸過程中，并不改變串行數(shù)據(jù)的協(xié)議和格式，接口電路全為TTL電平，期問不需要開展任

6、何的處理。通信數(shù)據(jù)的校驗、報錯均交給通信兩端的處理器完成。 2 EPM3128功能實現(xiàn) 采用功能塊編程實現(xiàn)EPM3128的數(shù)據(jù)傳輸和屏蔽CAN發(fā)送反射的內部邏輯。圖中txArm2、rxCan2定義為輸入變量，分別對應外部的ARMTXD、CANRXD引腳;txCan2、rxArm2定義為輸出變量，分別對應外部的CANTXD、ARMRXD引腳。總線空閑時，總線上的狀態(tài)一直保持為“1”，即txArm2、rxCan2、txCan2、rxArm2的值全部為“1”。當輸入總線收到一個狀態(tài)“0”信號時，表示總線開始傳輸數(shù)據(jù)。如果LPC2131要發(fā)送數(shù)據(jù)，則LPC2131先向ARMTXD端口發(fā)送一個“0”起始

7、信號，占據(jù)總線并在下一個時鐘開始發(fā)送數(shù)據(jù)幀;如果TJA1040從現(xiàn)場接收到新數(shù)據(jù)，則TJA1040先向CANRXD端口發(fā)送一個“0”起始信號，占據(jù)總線并在下一個時鐘開始發(fā)送數(shù)據(jù)幀。以此，完成正常通信過程中數(shù)據(jù)位從串口到串口的傳輸。 程序屏蔽CAN發(fā)送反射，就是屏蔽CAN總線接收到的從輸出總線上反射的“0”信號，因為接口從高阻態(tài)被喚醒是靠一個“0”的起始信號。如果LPC2131正在發(fā)送數(shù)據(jù)，此時輸人端口ARMTXD通過變量txArm2傳送一位為“0”的信號到變量txCan2，并從輸出口CANTXD送出。受總線輻射影響CANRXD輸入口會從CAN總線接收到一個“0”信號，并將“0”信號傳送給變量r

8、xCan2，此時rXCan2收到的這個“0”信號是錯誤信號。經邏輯判斷，程序將變量rxArm2維持為1，端口ARMRXD仍保持高阻態(tài)“1”。反射的“0”信號雖然被接收到，但在CPLD內部被屏蔽處理掉。如果沒有屏蔽處理，那么這個錯誤的“0”信號將接收總線從高阻態(tài)喚醒，直接影響數(shù)據(jù)的通信。程序中D觸發(fā)器的用途有兩方面：一是緩存輸入和輸出，平滑信號的毛刺;二是實現(xiàn)控制信號的功能，如輸出的復位和同步等。 用QuartusII軟件編譯程序，并用仿真工具仿真。波特率為115 200 bps，編輯輸入點txArm2、rxCan2的波形，查看輸出點txCan2、rxArm2的波形。為方便識圖，仿真中將數(shù)據(jù)端口傳輸占用的時間參數(shù)置0。 首先，論證輸出波形的有效性。觀察圖4中的txCan2和rxArm2的波形，可以看出所有時刻的數(shù)值都是確定的，從而證明系統(tǒng)處于穩(wěn)定狀態(tài)，波形是有效的。 然后，論證輸出波形的邏輯性。根據(jù)程序的邏輯設計，txArm2通道的數(shù)據(jù)發(fā)送享有優(yōu)先權，始終保持txCan2=txArm2。從仿真結果可以看出，txCan2的波形與txArm2波形完全一致;當txArm2通道