1、北京聯合大學實訓報告課程（項目）名稱：專業綜合實訓學 院：師范學院專 業：電子信息工程班級：學號：姓名：成績：201年 月電子時鐘設計設計者：同組人:一、任務與目的單片機定時器、數碼管顯示、鍵盤掃描及匯編語言編程等知識， 實現基于單片機電子時鐘的設計。完成的任務要求：1、能夠顯示時、分、秒。2、計時誤差不超過2秒/小時。3、時、分、秒能夠分別通過按鍵進行設置。二、系統功能描述利用PCF8563芯片、I C總線在89C52單片機系統中實現電子時 鐘的設計。時鐘電路利用PCF8563芯片，為系統提供精確的時間信息。 PCF8563是PHI LI PS公司生產的低功耗CMOS實時時鐘/日歷芯片, 芯

2、片最大總線速度為400kbirs/ s ,每次讀寫數據后，其內嵌的字 地址寄存器會自動產生增量。三、內容與步驟（一）工程項目設計基本知識1、如何開展工程項目設計。2、一個完整的工程項目設計應當包含哪些內容。3、文獻綜述與開題報告的書寫格式。4、設計報告應包括哪些內容。（二）文獻檢索與綜述1、根據所選工程項目檢索相關文獻資料。2、分析整理所檢索的文獻。3、根據項目設計要求書寫文獻綜述。（三）開題報告的撰寫1、確定所研究工程項目的主要內容。2、了解本工程項目的重點和難點。3、確定本工程項目研究的進度。4、書寫出完整的開題報告。（四）項目設計與實施1、完成工程項目的總體設計與模塊劃分。2、完成工程項

3、目的詳細設計。3、完成工程項目所需的有關試驗。（五）設計報告的撰寫1、整理設計過程的文檔和試驗數據。2、寫出符合要求的設計報告。四、硬件設計WEDPY_7-SEG_DPMn_DS?WEDPY_7-SEG_DP二 ggdp_ZwEDPY_7-SEG_DPwEDPY_7-SEG_DPwEDPY_7-SEG_DPWEDPY_7-SEG_DPMn_DS?WEDPY_7-SEG_DP二 ggdp_ZwEDPY_7-SEG_DPwEDPY_7-SEG_DPwEDPY_7-SEG_DPWEb_7-SEG_DPDE 1- rJ曰RES2SW-PBR?RES2803IAH時鐘電路利用PCF8563芯片，為系統提

4、供精確的時間信息。PCF8563是PHI LI PS公司生產的低功耗CMOS實時時鐘/日歷芯片, 芯片最大總線速度為400kbirs/ s ,每次讀寫數據后，其內嵌的字 地址寄存器會自動產生增量。T2/P1. 0T2EVP1. 1a124039vccPO. O/ADOPL 2338FCl 1/AD1PL 3437P0. 2/AD2PI. 4 |536P0.3/AD3P1.5635P0. 4/AD4P1M734P0. 5/AD5P1, 7S33P0. 6/AD6E?ST932FO. 7/AD7RXD/P3. 0 ITXD/P3. I ILO131EA I I430=ALE/PROGNT0/P3,

5、 21229:PSD?NT1/P3.3328P2. 7/A15T0/P3.41427P2.6/A14T1/P3. 51526P2. 5/A13WP3. 61625P2. 4/A12RD/P3. 71789C5224P2. 3/AIiXTAL21823P2, 2/ALOVCC：供電電壓。19202221P2.1/A9P2. 0/A8GND:接地。P0 : P0 口為一個8位漏級開路雙向I/O 口，每腳可吸收8TTL門電 流。當P1 口的管腳第一次寫1時，被定義為高阻輸入。P0能 夠用于外部程序數據存儲器，它可以被定義為數據/地址的第 八位。在FIASH編程時，P0 口作為原碼輸入口，當FIASH

6、進 行校驗時，P0輸出原碼，此時P0外部必須被拉高。P1 口： P1 口是一個內部提供上拉電阻的8位雙向I/O 口，P1 口緩沖 器能接收輸出4TTL門電流。P1 口管腳寫入1后，被內部上拉 為高，可用作輸入，P1 口被外部下拉為低電平時，將輸出電 流，這是由于內部上拉的緣故。在FLASH編程和校驗時，P1 口作為第八位地址接收。P2 口： P2 口為一個內部上拉電阻的8位雙向I/O 口，P2 口緩沖器可 接收，輸出4個TTL門電流，當P2 口被寫“1”時，其管腳被 內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2 口 的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2 口當用于外

7、部程序存儲器或16位地址外部數據存儲器進行 存取時，P2 口輸出地址的高八位。在給出地址“1”時，它利 用內部上拉優勢，當對外部八位地址數據存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內容。P2 口在FLASH編程和校驗時接收高八位地址信號和控制信號。P3 口： P3 口管腳是8個帶內部上拉電阻的雙向I/O 口，可接收輸出 4個TTL門電流。當P3 口寫入“1”后，它們被內部上拉為高 電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ILL）這是由于上拉的緣故。P3 口作為AT89C51 的一些特殊功能口，管腳備選功能P3.0RXD （串行輸入口）P3.1TXD （串

8、行輸出口）P3.2/INT0 （外部中斷0）P3.3/INT1 （外部中斷1）P3.4T0 （記時器0外部輸入）P3.5T1 （記時器1外部輸入）P3.6/WR （外部數據存儲器寫選通）P3.7/RD （外部數據存儲器讀選通）RST：復位輸入。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存 地址的地位字節。在FLASH編程期間，此引腳用于輸入編程脈 沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻 率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用 于定時目的。然而要注意的是：每當用作外部數據存儲器

9、時， 將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址 上置0。此時，ALE只有在執行MOVX，MOVC指令是ALE才起 作用。另外，該引腳被略微拉高。如果微處理器在外部執行狀 態ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間， 每個機器周期兩次/PSEN有效。但在訪問外部數據存儲器時， 這兩次有效的/PSEN信號將不出現。/EA / VPP：當/EA保持低電平時，則在此期間外部程序存儲器 (0000H-FFFFH)，不管是否有內部程序存儲器。注意加密方式1時，/EA將內部鎖定為RESET當/EA端保持高電平時，此間 內部程序存儲器。在FL

10、ASH編程期間，此引腳也用于施加12V 編程電源(VPP)。XTAL1:反向振蕩放大器的輸入及內部時鐘工作電路的輸入。XTAL2 :來自反向振蕩器的輸出。兩個74HC373 一個是段選外加電阻是限流作用，一個是位選用哪 位選哪位，作用1保存地址2驅動數碼管顯示品振提供脈沖信號，只 有0和1。五、成果及結論nrdlnrdl按鍵控制s20秒復位，按s17設置小時，在按s19按s17設置分 鐘，按下s21再按s20整體復位，完成時，分，秒的設置六、感受及體會在整個實訓的過程中，從設計方案的確定，到具體電路的設計， 最后到總體電路的聯接構建以及程序的編寫，整個設計工程量的比較 大的，讓我深深體會到了團

11、隊合作的重要性，很多方面考慮不周，有 的地方甚至毫無頭緒，想不出具體方案，因此，絕對不能心急，不明 白的地方和同組的同學共同討論，畢竟群策力辦法要多些。另外，在 這次的硬件設計過程中，我還查閱了很多相關設計的資料，通過參考 和研究別人的一些設計，使得自己的設計思路更加清晰和周密，從而 使設計出來的產品也更加完。盡管這次設計中遇到了很多問題，但是也都一一得以解決，通過 這次設計，也使我知道了無論做任何事情，都要有一顆平常心，不要 急著想要成功、走捷徑，要一步一個腳印，把每一部都認認真真的做 好來，才能取得最后的成功，同時也練就了我的耐心，做什么事情都 要有耐心，不要遇到困難就退縮，而是要靜下心來去尋找解決的方法， 否則很難有最后的成功。在此過程中，充分發揮人的主觀能動性，自 主學習，學到了很多沒有學到過的知識，另一方面，碰到問題注