1、接口技術(shù)第3章 存儲器技術(shù) 存儲器是計(jì)算機(jī)非常重要的組成部分，它是計(jì)算機(jī)各類數(shù)據(jù)和程序的存放空間。存儲器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。隨著集成技術(shù)的發(fā)展，存儲器在計(jì)算機(jī)中的地位越發(fā)重要，現(xiàn)代計(jì)算機(jī)中，存儲器處于全機(jī)核心的地位。 存儲器的容量大小和存取速度將直接影響計(jì)算機(jī)的性能。1接口技術(shù)第3章 存儲器技術(shù)3.1存儲器分類內(nèi)存和外存從存儲器與CPU信息交換的角度看，存儲器可分為兩大類：內(nèi)部存儲器，簡稱為內(nèi)存或主存；另一類為外部存儲器，簡稱為外存或輔存。內(nèi)存是存放當(dāng)前計(jì)算機(jī)正執(zhí)行的、或者經(jīng)常要使用的程序和數(shù)據(jù)，CPU可直接從中取指令或存取數(shù)據(jù)。而外存則存放內(nèi)存的副本和當(dāng)前不在運(yùn)行的

2、程序和數(shù)據(jù)，CPU要訪問外存時，必須通過專門的設(shè)備將信息先傳送到內(nèi)存中。2接口技術(shù)第3章 存儲器技術(shù)3.1存儲器分類半導(dǎo)體存儲器分類半導(dǎo)體存儲器可分為兩大類：只讀存儲器ROM（Read Only Memory）；隨機(jī)存取存儲器RAM（Random Access Memory），又稱為讀寫存儲器。ROM的信息只能讀出，不能用普通方法隨時將信息寫入，但是它是非易失的。一般用來存放固定的程序，用于存儲操作系統(tǒng)，解釋程序，匯編語言等。RAM的含義是CPU對存儲器的訪問時間（Access Time）是一個常數(shù)，與訪問存儲單元的地址無關(guān)，CPU可以隨時對RAM進(jìn)行讀出、寫入或改寫，又可以隨機(jī)訪問任一存儲單

3、元的信息。它主要用于存放各種現(xiàn)場的輸入、輸出數(shù)據(jù)，中間計(jì)算結(jié)果，與外存交換的信息和作堆棧用。3接口技術(shù)第3章 存儲器技術(shù)3.1存儲器分類半導(dǎo)體存儲器分類 按作用：主存，輔存，緩存 按介質(zhì)：磁表面，半導(dǎo)體，光介質(zhì) 按存取方式：RAM，ROM4接口技術(shù)第3章 存儲器技術(shù)3.1存儲器分類半導(dǎo)體存儲器分類1. RAM（1）雙極型RAM。存取速度高，常常高于Cache。（2）MOS RAM。集成度高、功耗低、價(jià)格低。有（SRAM）、（DRAM）、組合（IRAM）和非易失性RAM（NVRAM）。SRAM：集成度高于雙極型但低于DRAM；不需要刷新電路。DRAM：用單管線路組成，集成度高；功耗低于SRAM；

4、價(jià)格低；需要刷新電路；存取速度高于SRAM。IRAM：附有刷新電路的DRAM。大容量內(nèi)存一般都用IRAM。NVRAM（Non Volatile RAM）：是SRAM和EEPROM的合成體。用來存儲一些重要信息，用于掉電保護(hù)。5接口技術(shù)第3章 存儲器技術(shù)3.1存儲器分類半導(dǎo)體存儲器分類2. ROM（1）掩模ROM：固定線路制造，用戶不能加以修改。（2）可編程的只讀存儲器PROM：用戶可以根據(jù)需要對它進(jìn)行編程，但只能寫一次。（3）可擦除的EPROM：用戶可以對它進(jìn)行寫入和擦除（可用紫外線擦除），且能改寫多次。需要專業(yè)的編程器。（4）電擦除PROM：控制電壓的大小來擦除其內(nèi)部信息，在機(jī)內(nèi)直接進(jìn)行，靈

5、活。（5）ROM與EEPROM組合即CREEM：在ROM芯片內(nèi)集成了一個較小的EEPROM陣列，用以改變所訪問的ROM頁。6接口技術(shù)第3章 存儲器技術(shù)3.2存儲器主要性能指標(biāo)（1）易失性。（2）存儲容量。（3）存取時間。（4）可靠性。（5）功耗。（6）價(jià)格。7接口技術(shù)第3章 存儲器技術(shù)3.3存儲器體系結(jié)構(gòu)8接口技術(shù)第3章 存儲器技術(shù)3.3存儲器體系結(jié)構(gòu)衡量存儲器主要有容量、速度和價(jià)位三個指標(biāo)，其中容量和速度存在著矛盾的關(guān)系，即容量的增加帶來的必然是速度的降低。速度和價(jià)位成正比關(guān)系，速度的提升必然導(dǎo)致價(jià)位的提高。9接口技術(shù)第3章 存儲器技術(shù)3.3存儲器體系結(jié)構(gòu)10接口技術(shù)第3章 存儲器技術(shù)3.3

6、存儲器體系結(jié)構(gòu)從CPU觀點(diǎn)講，Cache主存層次解決了存儲器與CPU的速度匹配問題，容量與價(jià)位則接近與主存。解決了速度與成本間的矛盾。而主存輔存層次，也稱為虛擬存儲層次，則解決了存儲器大容量和低成本間的矛盾。11接口技術(shù)第3章 存儲器技術(shù)3.4 CacheCache即高速緩沖存儲器，是現(xiàn)代計(jì)算機(jī)中關(guān)鍵的存儲器，對系統(tǒng)的整體性能有著相當(dāng)大的影響。Cache是位于CPU與主存之間一種容量較小、但速度很高的存儲器。快速微處理器芯片都將Cache繼承在片內(nèi)，片內(nèi)Cache的讀取速度要比片外的快很多。但片內(nèi)的Cache的容量受芯片集成度的限制，一般在幾十KB以內(nèi)，因此命中率比大容量Cache低。于是推出

7、了二級Cache方案：其中第一級Cache在處理器芯片內(nèi)部，第二級Cache在片外，起容量可以從幾十KB到幾百KB，采用SRAM存取器，其容量為256kb或512KB。12接口技術(shù)第3章 存儲器技術(shù)3.4 Cache13接口技術(shù)第3章 存儲器技術(shù)3.4 Cache工作原理和技術(shù)分析 14接口技術(shù)第3章 存儲器技術(shù)3.4 Cache工作原理和技術(shù)分析 Cache的結(jié)構(gòu)主要由三大部件組成（1）Cache存儲體（2）地址轉(zhuǎn)換部件（3）替換部件15接口技術(shù)第3章 存儲器技術(shù)3.4 Cache地址映象 由主存地址映像到Cache地址稱為地址映像。（1）直接映像法。每個主存塊只與一個緩存塊相對應(yīng)，映射關(guān)系

8、：ij mod C其中i為緩存塊數(shù)，j為主存塊號，C為緩存塊數(shù)，等于2c，映射的結(jié)果表明每個緩存塊對應(yīng)若干個主存塊。實(shí)現(xiàn)簡單，只需利用主存地址的某些位直接判斷，即可確定所需字塊是否在緩存中。16接口技術(shù)第3章 存儲器技術(shù)3.4 Cache地址映象 （1）直接映像法。17接口技術(shù)第3章 存儲器技術(shù)3.4 Cache地址映象 （2）全相聯(lián)映像。全相連映象允許主存中每一個字塊映像到Cache的任何一塊位置上。這種方式的主存字塊標(biāo)記從t位增加到tc位，而且訪問Cache時需要和Cache的全部“標(biāo)記”位進(jìn)行比較，才能判斷出所訪問主存地址的內(nèi)容是否在Cache內(nèi)。這種方式所需的邏輯電路很多，成本也高。1

9、8接口技術(shù)第3章 存儲器技術(shù)3.4 Cache地址映象 （3）組相聯(lián)映像。上述兩種方式的有缺點(diǎn)是可以互補(bǔ)的。因此，在上述基礎(chǔ)上采取了一種折中的方式，發(fā)揚(yáng)兩者優(yōu)點(diǎn)，模糊其缺點(diǎn)。這就產(chǎn)生了目前廣泛使用的組相聯(lián)映像方式。它把Cache分為Q組，每組有R塊，其關(guān)系：ij mod Q其中，i為緩存組號，j為主存塊號，即某一主存塊按模Q將其映射到緩存的第i組內(nèi)。主存的第j塊映象到Cache的第i組內(nèi)，屬直接映象關(guān)系；主存的第j塊可以映像到Cache的第i組內(nèi)的任一塊，又體現(xiàn)了全相聯(lián)映像關(guān)系。 19接口技術(shù)第3章 存儲器技術(shù)3.4 Cache地址映象 （3）組相聯(lián)映像。20接口技術(shù)第3章 存儲器技術(shù)3.4

10、Cache發(fā)展 （1）單一緩存和兩級緩存。單一緩存只在CPU和主存之間設(shè)一個緩存。隨著集成電路邏輯密度的提高，又把這個緩存直接與CPU制作在一個芯片內(nèi)，又叫片內(nèi)緩存。這樣提高了外部總線的利用率和存取速度。 由于片內(nèi)緩存制作在芯片內(nèi)，其容量不能很大。如果信息不在緩存內(nèi)，整機(jī)速度就會因此而下降。于是在主存與片內(nèi)緩存間再加一級緩存，叫片外緩存。它由存取速度更快的靜態(tài)組成，提高片外緩存調(diào)入片內(nèi)緩存的速度。這種由片內(nèi)和片外緩存組成的Cache叫做兩級緩存，稱片內(nèi)緩存位第一級，片外緩存為第二級。21接口技術(shù)第3章 存儲器技術(shù)3.4 Cache發(fā)展 （2）統(tǒng)一緩存和分開緩存。統(tǒng)一緩存是指令和數(shù)據(jù)放在同一緩存

11、內(nèi)的Cache；分開緩存是指令和數(shù)據(jù)分別在兩個緩存中，一個叫指令Cache，一個叫數(shù)據(jù)Cache。 22接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM 靜態(tài)隨機(jī)RAM以穩(wěn)態(tài)觸發(fā)器作為基本存儲單元，一般由六個管子組成，集成度較低且功耗較大，但無需刷新電路。隨著CPU與存儲器之間存取速度的提高，在目前的高級微機(jī)系統(tǒng)中，它們常常被用作高速緩沖器。在SRAM內(nèi)部，存儲單元通常是排成矩陣的形式，如512512式，由行選擇線（又稱為字線）和列選擇線（又稱位線）的重疊來選擇所需的存儲單元。23接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 62256它有15根地址線

12、，8根數(shù)據(jù)線，2根電源線和3個控制引腳，共28個引腳。15根地址線（32768，即32K）和8根數(shù)據(jù)線使62256RAM的位容量達(dá)到32K8，即32K字節(jié)個存儲單元。3個控制引腳分別為：片選，低電平有效，允許對存儲器進(jìn)行讀寫。：讀/寫控制端，當(dāng)處于高電平時為存儲器讀出，低電平時為寫入。：輸出允許，在讀存儲器周期中，若它有效則存儲器允許輸出數(shù)據(jù)。24接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 6225625接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622561. SRAM內(nèi)部結(jié)構(gòu)在存儲器內(nèi)部，除了存儲體之外，為了能夠找到所需要

13、的存儲單元，人們賦予每個存儲單元地址，并通過地址寄存器和地址譯碼器來完成對存儲單元定位；另外為了準(zhǔn)確獲得存儲單元中的數(shù)據(jù)，往往還需要驅(qū)動電路和放大器等。因而存儲器實(shí)際上是存儲體及其外圍電路的總和。26接口技術(shù)靜態(tài)RAM：COMS RAM 622561. SRAM內(nèi)部結(jié)構(gòu)27接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622562. SRAM與CPU的連接SRAM與CPU的連接主要包括三個部分：地址線的連接，數(shù)據(jù)線的連接和控制線的連接。28接口技術(shù)2. SRAM與CPU的連接連接中需要考慮的問題主要有幾個方面：（1）總線帶負(fù)載的能力。一般來說，CPU輸出線的直流

14、負(fù)載能力為帶一個TTL負(fù)載，對于MOS電路的SRAM來說，其直流負(fù)載很小，在小型系統(tǒng)中是可以與CPU直接相連的，但在較大的系統(tǒng)中，CPU就往往需要緩沖器，由緩沖器的輸出接負(fù)載。（2）時序配合問題。一般的，CPU對存儲器進(jìn)行讀/寫操作的時序比較固定，這就對存儲器的存取速度有一定的要求。（3）控制線的連接。CPU對存儲器的讀/寫等控制信號如何與存儲器要求的控制信號相連以實(shí)現(xiàn)所需的控制作用也是設(shè)計(jì)時要考慮的方面。（4）存儲器的片選和地址分配問題。目前的存儲器，單片容量比較有限，需要多片才能組成一個存儲器，因而訪問存儲器時有一個如何產(chǎn)生片選信號的問題。另外，為保證機(jī)器監(jiān)控程序、系統(tǒng)程序和用戶程序在一部

15、機(jī)器上能互不干擾的共享RAM，存儲器的地址分配也是一個很重要的問題。29接口技術(shù)2. SRAM與CPU的連接30接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622562. SRAM與CPU的連接4片62256構(gòu)成了128K8位的存儲器。由于62256每一片是32K8，故片內(nèi)需要地址線15根尋址，故連接8088的低15位地址線，即A14A8和地址數(shù)據(jù)復(fù)用線AD7AD0。剩余的高位地址線連接到譯碼器，產(chǎn)生片選信號，這是一種全地址譯碼的方式，我們將在后文中介紹。芯片中的讀/寫控制信號在輸入低電平時為寫操作，輸入高電平時為讀操作，故可連接8088的信號。若為寫操作，則

16、上出現(xiàn)有效的低電平，若為讀操作，則保持高電平使1實(shí)現(xiàn)存儲器讀。在這種連接方法中，每條數(shù)據(jù)線帶四個負(fù)載，地址線的低15位同樣帶4個負(fù)載，而高5位地址線的負(fù)載較輕，只需要連接到譯碼器。31接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622563. 地址譯碼對于存儲器而言，無論是RAM還是ROM，其芯片的引出端都包含地址線、數(shù)據(jù)線、讀寫線和片選線。地址線用于選擇芯片內(nèi)部的某個存儲單元；數(shù)據(jù)線是數(shù)據(jù)的輸入/輸出端；讀寫線是讀/寫控制命令的輸入端；片選線則是選擇存儲器中的某一芯片進(jìn)行操作。微機(jī)系統(tǒng)中，存儲器通常由多片組成，為了能訪問某一片存儲器，就需要借助微機(jī)系統(tǒng)的高位

17、地址譯碼產(chǎn)生片選信號。32接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622563. 地址譯碼地址譯碼的方法一般有三種：部分地址譯碼、全地址譯碼和塊地址譯碼。1）部分地址譯碼部分地址譯碼又稱為線選，是一種最簡單、最經(jīng)濟(jì)的譯碼。這種方法存在嚴(yán)重的缺陷，那就是會造成地址空間的浪費(fèi)。使用部分地址譯碼必須注意地址分布和地址重疊區(qū)的問題33接口技術(shù)第3章 存儲器技術(shù)1）部分地址譯碼34接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622563. 地址譯碼地址譯碼的方法一般有三種：部分地址譯碼、全地址譯碼和塊地址譯碼。2）全地址譯碼全地址譯

18、碼又稱全譯碼即微處理器中所有的地址線都用于物理存儲單元的訪問。全地址譯碼的譯碼電路較復(fù)雜，需要大量的硬件支持，但它保證了每一組的地址是確定且惟一的。35接口技術(shù)36接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)靜態(tài)RAM：COMS RAM 622563. 地址譯碼地址譯碼的方法一般有三種：部分地址譯碼、全地址譯碼和塊地址譯碼。3）塊地址譯碼塊地址譯碼是上述兩種方法的折衷方案，它將存儲器空間分成許多塊，這些塊又稱為頁。使用這種方法能避免部分譯碼不能充分利用地址空間的缺點(diǎn)，是某一設(shè)備所占用的存儲空間不超過一塊。假設(shè)存儲空間為128K，它可以被分成8塊，每塊16K字節(jié)，用A13A0完成片內(nèi)尋址，片

19、外只需要A16A14三根高位地址線通過譯碼器就可以產(chǎn)生8個譯碼控制信號。37接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)動態(tài)RAM：DRAM的存儲電路可以由4管、3管、單管等組成，集成度較高，但需要刷新電路，即存儲單元每隔2ms就需要重新寫入一次，而它的刷新實(shí)際上是分組進(jìn)行的，而不是同一時間刷新片內(nèi)所有存儲單元。38接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)動態(tài)RAM：1. DRAM的片內(nèi)尋址DRAM內(nèi)部的存儲電路和SRAM一樣是以行列來組織的，不同的是，SRAM引出的地址線中既包括了行地址線又包括了列地址線，而DRAM為了減少封裝引線，采取行列地址線復(fù)用。同樣64K1位的RAM，S

20、RAM對外地址引線有16根，而DRAM卻只有8根。DRAM在芯片內(nèi)設(shè)有地址鎖存器，利用多路開關(guān)，先由行地址選通信號（Row Address Strobe）把先送來的8位地址送到行地址鎖存器，隨后，列地址選通信號（Column Address Strobe）把后出現(xiàn)的8位地址送到列地址鎖存器。在大約80150ns的延時后，相應(yīng)單元的數(shù)據(jù)就出現(xiàn)在數(shù)據(jù)線上。39接口技術(shù)第3章 存儲器技術(shù)3.5 存儲器接口技術(shù)動態(tài)RAM：2. 刷新周期DRAM利用電容存儲電荷的原理實(shí)現(xiàn)信息的保存，由于電容會逐漸放電，所以DRAM必須不斷進(jìn)行讀出和再寫入以補(bǔ)充電荷，使信息不致丟失，這個過程就是刷新。1）行刷新周期在行刷新周期里，由片外地址發(fā)生器（并不是系統(tǒng)總線）提供的行刷新地址送到芯片的地址輸入端選中一行，然后變成有效并保持一定的周期。刷新該行后，行地址加1繼續(xù)刷新下一行，直到所有行都被刷新為止。由于在刷新過程中始終無效，故數(shù)據(jù)不會讀出到數(shù)據(jù)輸出線上。2）列刷新周期采用內(nèi)部刷新的DRAM在芯片內(nèi)部有一個刷新地址發(fā)生器，對于每個被刷新的行地址，須在為高時首先輸出低電平。這種刷新方式稱為列刷新