1、第七章 電荷轉移器件Charge-Transfer DevicesCTD電荷耦合器件Charge Coupled DevicesCCD斗鏈器件Bucket-Brigade DevicesBBD 電荷轉移器件CTD的基本原理CTD的核心是MOS電容的有序陣列加上輸入與輸出部分。在柵電極加上時鐘脈沖電壓時，在半導體表面就形成了能存儲少數載流子的勢阱。用光或電注入的方法把代表信號的少數載流子注入勢阱中。通過時鐘脈沖的有規律變化，使勢阱的深度發生相應的變化，從而使注入勢阱中的少數載流子在半導體表面內作定向運動，再通過對少數載流子的收集和再生得到信號的輸出。 7.1 電荷轉移教學要求： 概念：CTD、C

2、CD、BBD 了解CCD電荷轉移過程。一、電荷轉移原理圖7-1 電荷轉移系統數字移位寄存器模擬延遲線兩個分開的時鐘脈沖二相系統斗鏈器件BBD電荷轉移通過采用分立或集成的元件在電路級基礎上構成的。 7.1 電荷轉移二、電荷耦合器件CCD在器件級基礎上的電荷轉移結構是通過電荷耦合器件CCD實現的。在CCD中，少數載流子存儲于建立在半導體表面的勢阱中。這些載流子通過依次填充和排空一系列勢阱沿著表面輸運。在它的最簡單形式中，CCD是一串緊密排布的MOS電容器，如圖7-2的情形所示。 7.1 電荷轉移二、電荷耦合器件CCD圖7-2 三相CCD動作， p+擴散用來限制溝道1. 若在圖7-2a中，電極2偏置

3、在10V，比它附近兩個電極的偏置電壓(5V)高，這樣就建立了用虛線描繪的勢阱，電荷存儲在這個電極下邊。2. 現在讓電極3偏置在15V，在電極3下邊于是就建立起一個更深的勢阱（圖7-2b）。存儲的電荷尋求更低的電勢，因而當勢阱移動時它們沿著表面移動。3. 注意在這種結構中需要3個電極，以便于電荷存儲，并且使轉移只沿著一個方向。這三個電極看成是器件的一個級或單元，稱為三相CCD。 7.1 電荷轉移小結： CTD的核心是MOS電容的有序陣列(arrays)加上輸入與輸出部分。在柵電極加上時鐘脈沖電壓時，在半導體表面就形成了能存儲少數載流子的勢阱。用光或電注入的方法把代表信號的少數載流子注入勢阱中。通

4、過時鐘脈沖的有規律變化，使勢阱的深度發生相應的變化，從而使注入勢阱中的少數載流子在半導體表面內作定向運動，再通過對少數載流子的收集和再生得到信號的輸出。 7.1 電荷轉移7.2 深耗盡狀態和表面勢阱教學要求：1.了解深耗盡狀態及其物理過程。2.導出深耗盡狀態下的空間電荷區厚度公式（7-2-7），以及表面勢與柵極電壓的關系式（7-2-8）和（7-2-9）。7.2 深耗盡狀態和表面勢阱CCD是利用在MOS結構柵極下使半導體表面形成深耗盡狀態進行工作的。深耗盡狀態：當VG2f時，要達到表面反型層需要有一個過渡過程。在此過渡過程中，半導體處于非熱平衡狀態深耗盡狀態。這一弛豫過程所需的弛豫時間約為 在深

5、耗盡狀態中，柵極的正電壓排斥P型襯底中的空穴，使半導體表面形成由電離受主構成的負的空間電荷區。空間電荷區為耗盡層。由于不是處于熱平衡狀態，耗盡層不受熱平衡時的最大厚度的限制，而直接由柵壓VG的大小來決定。這時表面勢也不受形成強反型層時s=2f的限制，也直接由VG 的大小來決定。在深耗盡狀態，耗盡層厚度XdXdm，表面勢s2f ，所以稱之為深耗盡狀態。 深耗盡狀態下的SCR厚度和表面勢： 1. 理想MOS結構： 7.2 深耗盡狀態和表面勢阱（7-2-2）7.2 深耗盡狀態和表面勢阱為簡便起見，引入 （7-2-3）Vi為耗盡層厚度為（ ）時，在氧化層上產生的電壓降。（7-2-4）（7-2-5）（7

6、-2-6）表面勢：計入功函數和氧化層電荷的影響，需引入平帶電壓VFB，則有效的柵極電壓為： VG-VFB ，代入（7-2-5）式，就可以得到實際MOS的表面勢與VG的關系： 7.2 深耗盡狀態和表面勢阱SCR厚度：（7-2-7）（7-2-8） 2. 實際MOS結構：表面勢：【例】PSi襯底，Na= 51014cm-3，xo=150nm，氧化層中正電荷的密度 Qo= 1012cm-2，金屬電極為Al的MOS結構。當 VG=16V 時，計算得：Vi=0.16V，s15V。顯然s 2f，在非熱平衡狀態，表面處于深耗盡狀態。7.2 深耗盡狀態和表面勢阱這種深耗盡狀態，意味著表面處的電子的靜電勢能-qs

7、特別低，因此也稱為表面勢阱。表面勢s的值標志勢阱的深度。由上述例子可知，一般Vi VG。在這種情況下表面勢（7-2-8）式可以簡化為： （7-2-9）小結：1. 熱平衡MOS表面強反型層的建立需要經過一段弛豫時間，而不是當VGVTH時立即形成的。達到表面強反型層需要有一個過渡過程。在此過渡過程中，半導體處于非熱平衡狀態，即為深耗盡狀態。由于不是處于熱平衡狀態，耗盡層厚度不受熱平衡時的最大厚度的限制。耗盡層厚度將大于xdm，表面勢s 也將遠大于2f ，所以稱之為深耗盡狀態。2. 在深耗盡狀態下： 7.2 深耗盡狀態和表面勢阱（7-2-7）（7-2-8）（7-2-9）在Vi VG情況下情況下：7.

8、3 MOS電容的瞬態特性教學要求：1.正確畫出深耗盡狀態下的能帶圖7-3b。2.了解從深耗盡狀態到平衡態的物理過程。3.導出公式（7-3-4）和（7-3-7）。圖7-3MOS電容器的結構和能帶圖圖7-3 P型襯底上MOS電容器的結構和能帶圖7.3 MOS電容的瞬態特性VG0時，在柵的下邊形成耗盡層。初始時刻，半導體表面處于深耗盡狀態。達到飽合條件所需要的時間即為熱弛豫時間。由于實用勢阱不是處于飽合條件下，所以CCD器件基本上是一種動態器件。電荷可以存儲在其中。存儲的時間要比熱弛豫時間短得多。7.3 MOS電容的瞬態特性在加有信號電荷Qsig之后，總表面的電荷為：（7-3-1）（7-3-2）（7

9、-3-3）解方程（7-3-3）求得表面勢：（7-3-4）（7-3-5）其中：（7-2-3）公式（7-3-4）在CCD的設計中很重要，因為s 標志著勢阱的深度， s 的梯度支配著少子的運動。7.3 MOS電容的瞬態特性信號電荷在氧化層上產生電壓降，它使表面勢降低：（7-3-6）從（7-3-4）,（7-3-5）和（7-2-2）中可以看出，表面勢由襯底摻雜濃度以及決定Co的氧化層厚度所控制。若令V為常數，則當Na和Xo減少時s增加。由于V隨Qsig的增加而減少，所以表面勢也是信號電荷量的函數。圖7-4 表面勢與式（7-3-4）中電壓的函數關系若測得CGS，就可由（7-3-7） 式計算出s ，然后可以

10、利用（7-3-4）和（7-3-5）計算出信號電荷量。對于時間間隔比熱弛豫時間短的情形，MOS電容器可用作模擬信息的存儲元件。模擬信息由勢阱中的電荷量代表。7.3 MOS電容的瞬態特性柵電極和襯底之間的電容是氧化層電容與耗盡層電容的串聯組合，即：（7-3-7）小結:1. 圖7-3b是深耗盡狀態下的能帶圖，7-3c是熱平衡能帶圖。畫能帶圖的依據已經在6-1中給出。2. 在深耗盡狀態，耗盡層內將產生電子-空穴對。在耗盡層電場作用下，電子向半導體表面漂移，空穴向半導體體內漂移。進入體內的空穴中和電離受主使耗盡層變窄。電子向半導體表面漂移使表面電子濃度不斷增加引起電子從表面向體內擴散，同時抵制電子向半導

11、體表面的漂移。結果是漂移不斷減弱，擴散不斷加強，最終達到漂移流和擴散流相等的動態平衡熱平衡。達到熱平衡所需要的時間即為熱弛豫時間。7.3 MOS電容的瞬態特性7.3 MOS電容的瞬態特性小結:表面勢由襯底摻雜濃度Na以及決定Co的氧化層厚度Xo所控制。當Na和Xo減少時，s增加。4. 信號電荷在氧化層上產生電壓降，它使表面勢降低：5. 柵電極和襯底之間的電容： 若測得CGS，就可由此式計算出s ，然后可以利用（7-3-4）和（7-3-5）計算出信號電荷。3. 在加有信號電荷Qsig之后，表面勢為：（7-3-4）其中：（7-3-5）（7-3-6）（7-3-7）7.4 信息電荷的輸運傳輸效率教學要

12、求:基本概念：傳輸效率、轉移失真率、自感應電場、擴散弛豫時間、豐零模式。說明信息電荷傳輸的幾種機制自感應電場力，熱擴散運動，邊緣場引起的漂移輸運。說明造成電荷耗損的主要因素熱擴散，邊緣場漂移,硅和二氧化硅界面處存在界面態構成信號電荷俘獲和復合的陷阱。時鐘頻率上限的計算。7.4 信息電荷的輸運傳輸效率當一個電荷束沿著CCD移動時，每次轉移總要在后邊留下小部分電荷。從一個勢阱轉移到下一個勢阱的電荷所占的比例稱為傳輸效率或轉移效率。留下的電荷所占比例稱為轉移失真率。顯然 + = 1.一、定義：當信息電荷轉移了N個電極之后，總的傳輸效率應為N ，即轉移N次之后的信息電荷量QN與原來的信息電荷量Q0之比

13、為：（7-4-1）當1000）,為了保證經過N次轉移以后總的傳輸效率仍在百分之90以上，失真率必須達到10-410-5。7.4 信息電荷的輸運傳輸效率進行轉移的時間越長，轉移到下一個勢阱的電荷就越多，所以轉移失真率是時間的函數。實驗觀察到大部分的電荷表現為迅速轉移，但總電荷束的一小部分b卻以時間常數呈指數式地緩慢轉移。因此，較慢的電荷轉移限制著器件的頻率特性，且轉移效率遵守如下規律：（7-4-3）二、信息電荷的轉移機制和轉移失真因素 ：1. 信息電荷的轉移機制：(1) 自感應電場力轉移：在剛開始，電荷束非常密集并被限定于局部，在勢阱邊緣有大的濃度梯度。這時電子間的強排斥力自感應電場力對電荷轉移

14、起主要作用。電荷束中相當大的一部分（ 99%）通過自感應電場力轉移。(2) 通過熱擴散轉移：隨著時間的延續，電子間排斥力減小，對于少量的信號電荷，信息電荷的轉移受熱擴散所支配。 (3) 通過邊緣場漂移轉移：邊緣場就是臨近電極加的柵壓形成的電場。邊緣場對信息電荷有吸引作用，將加速電荷的轉移。 7.4 信息電荷的輸運傳輸效率二、信息電荷的轉移機制和轉移失真因素 ：2. 轉移失真因素 ：（1）對于小量的信號電荷，信息電荷的轉移受熱擴散所支配。如果轉移電極上的時鐘脈沖電壓變化太快，電荷來不及完全轉移而留在原勢 阱中。這樣就會造成轉移效率的降低。信號電荷轉移的弛豫時間為：7.4 信息電荷的輸運傳輸效率（

15、7-4-5）式中，L為電極長度，D為載流子擴散系數。（2）時鐘上限頻率： 為了保證一定的轉移效率，時鐘電壓要有一個上限頻率。 【例】電極長度L=10m，D=10cm2/s，由（7-4-5）式可估算出=410-8s。如果要求失真率2, 3，表面勢阱將在1電極下邊形成。由光學或電學方法引進的電荷束在t=t1時聚集在這些阱內。這些電荷束可能有不同的量。(b)為了促使電荷向右轉移， t=t2時用一個正的階躍電壓加到2上，這樣1和2下邊的勢阱就具有同樣的深度。從而，存儲的電荷束便會鋪開。(c)在t=t3時，1的電壓開始線性地下降，使得在1電極下的勢阱緩慢而不是急速地升高。電荷束勢必會流到柵2和5下邊的勢

16、阱內，(d)柵1和4下邊勢阱的緩慢升高為完成電荷轉移提供了更為有利的電勢分布。當t=t4時，電荷已經轉移到2電極下的勢阱內。注意3電極下的勢壘阻擋著電荷向左移動。重復相同的程序，可以使電荷從23 1 ，當完成了時鐘電壓的一個全周期，電荷束向右前進了一級。單金屬柵CCD：金屬柵極易短路；若加大柵極間距，會導致極間勢壘，影響電荷轉移；暴露的氧化層吸附靜電荷，引起器件的不穩定。摻雜多晶硅柵CCD ：多晶硅摻雜不易精確定位，造成大的單元尺寸。三重多晶硅柵CCD ：可造出小的CCD，但工藝復雜。圖7-7 三相CCD結構7.5 電極排列和CCD制造工藝一、三相CCD二、二相CCD（臺階二氧化硅CCD）7.

17、5 電極排列和CCD制造工藝V1=V0V, V2=V0+VP型襯底氧化層臺階（a）（b）（c）圖7-8 二相CCD勢阱圖V2V1V1=V0+V, V2=V0VV1=V2=V0在三相CCD中，采用了合適的外加柵電壓以堵塞電荷向一個方向的轉移。若勢阱的結構本身就提供了自建的方向性，便得到二相CCD系統。注意這里氧化層的厚度是臺階式的，因而在每個電極的下面出現不同的電勢。為了促進電荷轉移，鄰近電極上的電勢在V0+V和V0-V之間改變，以獲得非對稱電勢分布。在圖7-8(a)和(c)兩個勢能圖中，信號總是向右方傳遞。由于臺階的氧化層，二相CCD可以滿意地工作而無需三相系統中那樣的重疊時鐘電壓脈沖。二、二

18、相CCD（臺階二氧化硅CCD）圖7-9 二相多晶硅鋁柵結構7.5 電極排列和CCD制造工藝一般地多晶硅下面氧化層較薄，約為100120nm，鋁柵下面的氧化層較厚，約為300nm左右。因此，在相同的柵電壓下勢阱深度不同，在硅鋁柵交疊處形成表面勢臺階。在多晶硅下面形成勢阱區，在鋁柵下面形成勢壘區。于是信息電荷在兩相時鐘作用下就可以實現定向轉移，所以稱這種器件為兩相硅鋁柵交疊CCD。信息電荷只能存儲在勢阱區中，故稱多晶硅柵為存儲柵。勢壘區只起轉移電荷的作用，因此稱鋁柵為轉移柵。 7.6 埋溝CCDBCCD（burried charge coupled devices）教學要求：根據能帶圖了解為什么BCCD能把溝道從SiSiO2的界面移入半導體體內。BCCD的特點是什么？一、BCCD的結構、偏置和特點圖7-10 埋入溝道電荷耦合器件（BCCD）的結構和偏置7.6