1、特科技i：lLark Board 評估板及其相關知識產權由市特科技所有。l本文檔由市特科技所有，并保留一切權利。在特公司的情況下，不得以任何方式或形式來修改、分發或本文檔的任何部分。免責：l附帶光盤所提供的程序源代碼、軟件、資料文檔等，市特不提供任何類型的擔保；不論是明確的，還是隱含的，包括但不限于合適特定用途的保證，全部的風險，由使用者來承擔。版本更新：1.01.11.21.32014-6-302014-8-302014-10-152015-4-10初始版本文檔修訂添加音頻、觸摸支持修改 FPGA 章節描述2015所有©Lark Board 用戶手冊特科技版本更新日期描述特科技ii

2、目錄概述1第 1 章1.1簡介1包裝內容1特性11.1.11.1.21.2接口和按鈕31.3系統框圖41.4(mm)5第 2 章硬件系統簡介62.1CPU 簡介62.2介紹6DDR36eMMC Flash11CH703311AR8035112.2.12.2.22.2.32.2.42.3電源分布112.4接口詳述122.4.12.4.22.4.32.4.42.4.52.4.62.4.72.4.82.4.92.4.102.4.112.4.122.4.132.4.14LCD/VGA/. 13SDI17PCIe18攝像頭20ADC & Pre-Amp21千兆以太網23eMMC&TF 卡

3、24USB PHY & HUB25USB Blaster & JTAG27DIP 撥碼開關28跳線31按鈕32UART32LED332015所有©Lark Board 用戶手冊特科技特科技iii2.4.15RTC342.4.16擴展接口34第 3 章快速使用 Lark Board38第 4 章Linux424.1Lark Board Linux 系統結構424.2軟件.424.3搭建開發環境444.3.14.3.24.3.34.3.4搭建 Linux 開發環境44安裝Altera SoC 開發軟件44USB blaster II 驅動安裝53安裝 Linu叉編譯工具5

4、54.4系統編譯554.4.14.4.2編譯U-boot 和Preloader55編譯 Linux 內核564.5系統更新574.5.14.5.2更新TF 卡中的映像文件57更新 eMMC Flash 中的映像文件614.6驅動介紹654.6.14.6.24.6.34.6.44.6.54.6.6MMC/SD 驅動66Frame Buffer 驅動67ADC 驅動68觸摸屏驅動69音頻驅動70PCIe 驅動714.7顯示模式配置714.7.14.7.24.7.34.7.4VGA 和輸出71使用 7” LCD 顯示72使用 4.3” LCD 顯示721080p 顯示支持724.8例子程序724.8

5、.14.8.24.8.3LED 測試72按鈕（鍵盤）測試73PCIe 轉USB 3.0 模塊測試742015所有©Lark Board 用戶手冊特科技特科技iv4.8.44.8.54.8.64.8.74.8.84.8.94.8.10PCIe 轉SATA 模塊測試76網絡接口測試77ADC 測試78攝像頭測試79SDI 功能測試80觸摸屏測試81音頻測試834.9應用程序開發844.9.1 LED 應用程序開發實例844.9.2 FFT 應用程序開發實例86FPGA91第 5 章5.1FPGA.915.2FPGA 入門開發實例915.2.15.2.25.2.35.2.45.2.5新建

6、Quartus II 工程92設計輸入95引腳配置98編譯工程99SOF 文件燒寫995.3FPGA 例程1035.3.15.3.25.3.3lark_cv_pcie_rp 例程介紹103lark_cv_cam_sdi 例程介紹113工程編譯1195.4SOF 文件轉換成RBF 文件1225.5HPS 外設使用 FPGA 引腳1245.6FPGA 使用 HPS IO 端口128第 6 章FPGA 與 HPS 互聯.131技術支持和保修服務1322015所有©Lark Board 用戶手冊特科技特科技1第1章概述1.1簡介Lark Board 是特面向于醫療儀器、工業、通信等領域推出的

7、一款基于Altera Cyclone V SoC 的評估板。該SoC 為 Cyclone V SX 系列的 5CSXFC6D6F31，不僅在中包含傳統的 FPGA 架構，還集成了基于 ARM Cortex A9 的HPS 硬核處理器系統（頻率 800MHz），以及高速收發器（3Gbps Serdes）硬核子系統。Lark BoardARM 和 FPGA 分別提供了的 1GB DDR3 SDRAM，并且具有 4路 USB2.0 Host 高速接口、大容量的 TF 卡擴展、PCIe 接口、12 位 Camera 接口、擴展了VGA 接口、24bit LCD、UART、JTAG、3Gbps SDI

8、輸入、3Gbps SDI 輸出、等接口。同時為了方便客戶擴展，將 FPGA 和HPS 部分 IO分別引至 2 個 40PIN 排線插座，方便用戶功能擴展。板上電源設計采用 Altera Enpirion 系列的開關電源（片內集成電感）為SoC 各路BANK 供電，提供高效穩定的電源輸出；同時在板上設計兩個電源DIP Switch，可以使能評估板上各個接口所需的電平（如 12V、5V、3.3V、2.5V、1.8V、1.5V、1.1V 等），方便用戶做功耗評估。Lark Board 提供豐富的FPGA 例程和例程源碼、Linux3.10 和 uboot 源碼、Debian7.4操作系統映像、原理圖

9、以及主要的等，以便用戶快速的進行評估及二次開發。1.1.1包裝內容lLark Board 評估板l用于 FPGA 編程和的USB 線l19V DC 電源適配器l8GB TF 卡l12V-DC 風扇1.1.2特性l電氣特性2015所有©Lark Board 用戶手冊特科技特科技2工作溫度：070輸入電壓：1220V工作濕度：20% 90%主板：180 mm×120 mmPCB 規格：10 層板設計lSoC 特性FPGA 部分：邏輯單元高達 110K LE、5570 個 M10K、621 個 MLAB、112個可變精度 DSP 模塊，224 個 18x18 乘法器、6 個PLL

10、、288 個 IO、72+72LVDS 收發器、1 個器HPS 部分：1 個雙核 ARM Cortex A9 MPCore 處理器（800MHz）、1 個硬核器（DDR3）、3 個 PLL 和 181 個 IO、以及豐富的外設接口器(UART、I2C、USB、SPI、GPIO 等)高速收發器包括 2 個 PCIe 硬 IP 和 9 個 3Gbps 收發器l板載器：1GB DDR3 SDRAM 用于HPS1GB DDR3 SDRAM 用于 FPGA4GB eMMC Flashl通訊接口：1 個SDI數字串行接口，支持 SMB 接口，提供 1 路SDI TX 和 1 路SDI RX1 個 12 位

11、數字攝像頭接口2 路 12 位高速ADC 接口，支持SMA 輸入1 個PCIe X1/X4 擴展插槽，支持PCIe 擴展卡1 個RJ45 接口，支持RGMII 千兆以太網4 路USB2.0 Host 高速傳輸接口1 個TF 卡接口（TF 卡與 eMMC Flash 不能同時使用)1 個 40 Pin FPGA 擴展接口（擴展LVDS、RSDS、SLVS、mini-LVDS 等信號標準）1 個 40Pin HPS IO 擴展接口（擴展I2C、SPI、QSPI、UART、GPIO 等接口信號）l調試接口2015所有©Lark Board 用戶手冊特科技特科技31 個板載USB Blast

12、er II(Mini USB Type B 接口形式)1 個 10-pin JTAG 接口，可外接USB Blaster 進行調試支持UART 串口調試l音頻/接口24bit 真彩色 LCD 接口（含 4 線觸摸屏接口）VGA 接口接口l其他接口和按鈕：電源接口（12V30V 圓孔 DC 電源接口和ATX 4 針標準電源接口）Reset 按鍵和 5 個功能擴展按鍵RTC 實時時鐘1.2接口和按鈕圖 1-1 接口和按鈕2015所有©Lark Board 用戶手冊特科技特科技41.3系統框圖圖 1-2Lark Board 系統框圖2015所有©Lark Board 用戶手冊特科

13、技特科技51.4(mm)圖 1-32015所有©Lark Board 用戶手冊特科技特科技6第2章硬件系統簡介本章節將主要對 Lark Board 硬件系統的結構、擴展和接口進行詳細說明。2.1CPU 簡介Cyclone V SX SoC 系列FPGA 是Altera低功耗、低成本、快速面向市場同時又需要高速穩定的處理帶寬、成本敏感的終端需求而開發的新一代 FPGA。其不僅具有傳統的 FPGA，而且在同一個上集成ARM Cortex A9 雙核處理豐富的邏輯器系統和高速串行收發器硬核，適用于工業、無線和有線通信、醫療、軍事、等領域的市場。Lark Board 上采用的SoC為SX 系

14、列最復雜的一顆 FPGA(5CSXFC6D6F31，FBGA 896 封裝)，主要包含以下三大部分：lFPGA 部分：邏輯單元高達 110K LE, 5570 個 M10K, 621 個 MLAB, 112 個可變精讀 DSP 模塊， 224 個 18x18 乘法器, 6 個PLL, 288 個 IO, 72+72 LVDS 收發器，1 個器lHPS 部分：1 個雙核ARM Cortex A9 MPCore 處理器(800MHz)，1 個硬核控制器(DDR3)，3 個PLL 和181 個IO，以及豐富的外設接口器 (UART, I2C, USB,SPI,GPIO, EMAC 等)。Serdes

15、 部分：9 個 3Gbps 收發器和 2 個PCIe 硬核模塊。l2.2介紹2.2.1DDR35CSXFC6D6F SoC在 FPGA 和 HPS 部分各提供一個內存硬核器（HMC -Hard Memory Controller），用于擴展外部動態空間。Lark Board 分別在 FPGA 和HPS上擴展兩顆 Micro 的 DDR3 顆粒（MT41K256M16HA-125E），可以分別提供 1GB 的外部RAM空間。lHPS DDR32015所有©Lark Board 用戶手冊特科技特科技7HPS 部分的HMC 是ARM Cortex A9 處理器的空間的有效擴展；它接收來自處

16、理器AMBA AXI 總線和Avalon-MM 總線的事務,并將其轉換為正確的SDRAM 命令，管理對于SDRAM 的操作。在硬件電路設計上，DDR3 SDRAM 接口信號線數量總共是 73 根，44 根數據線(32根 DQ, 4 根 DM, 4 對 DQS), 15 根地址線, 11 根命令線，1 對時鐘和 1 根 ZQ 校準電阻線。由于 DDR 為源同步的時序接口模型，存在采用關系的組內信號需要在PCB 布線時做等長處理，以保證時序收斂。另外 Qsys 軟件中可以配置時序、驅動能力、片內匹配等參數，需要保證與實際物理設計一致；地址和命令信號，因為采用的是一驅二，最好在板上增加并聯端接匹配電

17、阻。以下為 HPS DDR3 部分的接口定義和信號連接關系表。表 2-1HPS DDR32015所有©Lark Board 用戶手冊特科技HPS DDR3PinBankDirectionSignal NameSignal TypeM236AOutDDR3_HPS_CLK_PClockL236AOutDDR3_HPS_CLK_NF266AOutDDR3_HPS_A0AddressG306AOutDDR3_HPS_A1F286AOutDDR3_HPS_A2F306AOutDDR3_HPS_A3J256AOutDDR3_HPS_A4J276AOutDDR3_HPS_A5F296AOutDD

18、R3_HPS_A6E286AOutDDR3_HPS_A7H276AOutDDR3_HPS_A8G266AOutDDR3_HPS_A9D296AOutDDR3_HPS_A10C306AOutDDR3_HPS_A11B306AOutDDR3_HPS_A12C296AOutDDR3_HPS_A13H256AOutDDR3_HPS_A14P306AOutDDR3_HPS_RESETnControl & CommandL296AOutDDR3_HPS_CKEH286AOutDDR3_HPS_ODTE296AOutDDR3_HPS_BA0J246AOutDDR3_HPS_BA1J236AOutDD

19、R3_HPS_BA2特科技82015所有©Lark Board 用戶手冊特科技HPS DDR3E276AOutDDR3_HPS_CASnD306AOutDDR3_HPS_RASnH246AOutDDR3_HPS_CSnC286AOutDDR3_HPS_WEnD276AInHPS_RZQK236AIODDR3_HPS_DQ0Data Group 0K226AIODDR3_HPS_DQ1H306AIODDR3_HPS_DQ2G286AIODDR3_HPS_DQ3L256AIODDR3_HPS_DQ4L246AIODDR3_HPS_DQ5J306AIODDR3_HPS_DQ6J296AIO

20、DDR3_HPS_DQ7K286AIODDR3_HPS_DM0N186AIODDR3_HPS_DQS_P0M196AIODDR3_HPS_DQS_N0K266AIODDR3_HPS_DQ8Data Group 1L266AIODDR3_HPS_DQ9K296AIODDR3_HPS_DQ10K276AIODDR3_HPS_DQ11M266AIODDR3_HPS_DQ12M276AIODDR3_HPS_DQ13L286AIODDR3_HPS_DQ14M306AIODDR3_HPS_DQ15M286AIODDR3_HPS_DM1N256AIODDR3_HPS_DQS_P1N246AIODDR3_HP

21、S_DQS_N1U267AIODDR3_HPS_DQ16Data Group 2T267AIODDR3_HPS_DQ17N297AIODDR3_HPS_DQ18N287AIODDR3_HPS_DQ19P267AIODDR3_HPS_DQ20P277AIODDR3_HPS_DQ21N277AIODDR3_HPS_DQ22R297AIODDR3_HPS_DQ23R287AIODDR3_HPS_DM2R197AIODDR3_HPS_DQS_P2R187AIODDR3_HPS_DQS_N2P247AIODDR3_HPS_DQ24Data Group 3P257AIODDR3_HPS_DQ25T297A

22、IODDR3_HPS_DQ26T287AIODDR3_HPS_DQ27特科技9lFPGA DDR3FPGA 部分存在類似的 HMC, 同樣擴展了 1GB 的動態 RAM；硬件設計上 FPGADDR3 和HPS DDR3 基本類似。以下為 FPGA DDR3 部分的接口定義和信號連接關系表。表 2-2FPGA DDR32015所有©Lark Board 用戶手冊特科技FPGA DDR3PinBankDirectionSignal NameSignal TypeAA143BOutDDR3_FPGA_CLK_PClockAA153BOutDDR3_FPGA_CLK_NAJ143BOutDD

23、R3_FPGA_A0AddressAK143BOutDDR3_FPGA_A1AH123BOutDDR3_FPGA_A2AJ123BOutDDR3_FPGA_A3AG153BOutDDR3_FPGA_A4AH153BOutDDR3_FPGA_A5AK123BOutDDR3_FPGA_A6AK133BOutDDR3_FPGA_A7AH133BOutDDR3_FPGA_A8AH143BOutDDR3_FPGA_A9AJ93BOutDDR3_FPGA_A10AK93BOutDDR3_FPGA_A11AK73BOutDDR3_FPGA_A12AK83BOutDDR3_FPGA_A13AG123BOutD

24、DR3_FPGA_A14AK214AOutDDR3_FPGA_RESETnControl & CommandAJ214AOutDDR3_FPGA_CKEAE164AOutDDR3_FPGA_ODTAH103BOutDDR3_FPGA_BA0AJ113BOutDDR3_FPGA_BA1AK113BOutDDR3_FPGA_BA2AH73BOutDDR3_FPGA_CASnHPS DDR3R277AIODDR3_HPS_DQ28R267AIODDR3_HPS_DQ29V307AIODDR3_HPS_DQ30W297AIODDR3_HPS_DQ31W307AIODDR3_HPS_DM3R22

25、7AIODDR3_HPS_DQS_P3R217AIODDR3_HPS_DQS_N3特科技102015所有©Lark Board 用戶手冊特科技FPGA DDR3AH83BOutDDR3_FPGA_RASnAB153BOutDDR3_FPGA_CSnAJ63BOutDDR3_FPGA_WEnAG174AInFPGA_RZQAF184AIODDR3_FPGA_DQ0Data Group 0AE174AIODDR3_FPGA_DQ1AG164AIODDR3_FPGA_DQ2AF164AIODDR3_FPGA_DQ3AH204AIODDR3_FPGA_DQ4AG214AIODDR3_FPGA

26、_DQ5AJ164AIODDR3_FPGA_DQ6AH184AIODDR3_FPGA_DQ7AH174AIODDR3_FPGA_DM0V164AIODDR3_FPGA_DQS_P0W164AIODDR3_FPGA_DQS_N0AK184AIODDR3_FPGA_DQ8Data Group 1AJ174AIODDR3_FPGA_DQ9AG184AIODDR3_FPGA_DQ10AK194AIODDR3_FPGA_DQ11AG204AIODDR3_FPGA_DQ12AF194AIODDR3_FPGA_DQ13AJ204AIODDR3_FPGA_DQ14AH244AIODDR3_FPGA_DQ15A

27、G234AIODDR3_FPGA_DM1V174AIODDR3_FPGA_DQS_P1W174AIODDR3_FPGA_DQS_N1AE194AIODDR3_FPGA_DQ16Data Group 2AE184AIODDR3_FPGA_DQ17AG224AIODDR3_FPGA_DQ18AK224AIODDR3_FPGA_DQ19AF214AIODDR3_FPGA_DQ20AF204AIODDR3_FPGA_DQ21AH234AIODDR3_FPGA_DQ22AK244AIODDR3_FPGA_DQ23AK234AIODDR3_FPGA_DM2Y174AIODDR3_FPGA_DQS_P2AA

28、184AIODDR3_FPGA_DQS_N2AF244AIODDR3_FPGA_DQ24Data Group 3AF234AIODDR3_FPGA_DQ25AJ244AIODDR3_FPGA_DQ26AK264AIODDR3_FPGA_DQ27AE234AIODDR3_FPGA_DQ28特科技112.2.2eMMC FlashKE4CN2H5A 是 Lark Board 的 eMMC Flash，大小為 4GB。2.2.3CH7033CH7033B 是一款編碼器，設計應用于通過、DVI、YPbPr 和 VGA 接口驅動系統外部顯示設備。適用于移動互聯網設備、筆記本、平板電腦、便攜式和智能。這款

29、擁有先進縮放引擎，可以支持 HDTV 分辨率 1080P。同時集成的幀率轉換引擎支持 1080p 模式下 60fps 的刷新率。CH7033B 還支持SPDIF 和 IIS 數字音頻輸入。2.2.4AR8035AR8035 是 Lark Board 低功耗、低 BOM 成本的以太網，它集成了 10/100/1000千兆位收發器。它是口 10/100/1000 Mbps 三速以太網PHY，并支持 MAC.TM RGMII接口。AR8035 支持 IEEE 802.3az 高效節能以太網（EEE）標準和 Atheros 專有的SmartEEE，它無需 802.3az 功能支持的傳統 MAC/SoC

30、 設備作為完整的 802.3az 系統。Lark Board 可通過直通網線連接到網絡 hub 上，也可用交叉網線與電腦直接相連。2.3電源分布以下是 SoC每個 IO Bank 有效 IO 數量統計以及 IO 電壓的分布狀況。表 2-3 I/O 和電壓2015所有©Lark Board 用戶手冊特科技FPGA DDR3AE224AIODDR3_FPGA_DQ29AG254AIODDR3_FPGA_DQ30AK274AIODDR3_FPGA_DQ31AJ274AIODDR3_FPGA_DM3AC204AIODDR3_FPGA_DQS_P3AD194AIODDR3_FPGA_DQS_N

31、3特科技122.4接口詳述本節將詳細描述 Lark Board 上各功能單元的組成結構、工、接口定義、使用規范等內容，使用戶對板子的硬件電路有更深入的理解。Lark Board 的接口以及主要板載的位置如下圖所示：圖 2-1 Lark Board 正面2015所有©Lark Board 用戶手冊特科技特科技13圖 2-2 Lark Board 背面2.4.1LCD/VGA/強大的顯示是 Lark Board 的一個重要特性，其支持的顯示媒介包括 50Pin 引腳的LCD模組， VGA/接口的顯示設備， SDI 接口的顯示設備等。由于中小LCD/VGA/的顯示數據源來自同一個由 FPG

32、A 建立的 Frame Buffer ， 以下對LCD/VGA/接口的顯示功能的硬件實現做詳細的描述。lFrame BufferLark Board 的顯示數據源來自通過用 FPGA 實現的一個 Frame Buffer，總共包含28 根信號，其中包括 24 位數據，3 根信號，1 根時鐘信號。50Pin 引腳的 LCD支持直接輸出顯示，VGA/需要經過板上的接口CH7033B 轉換以后輸出；SDI 的數據也可以通過這個 Frame Buffer 輸出，不過需要經過 FPGA 內部的邏輯做轉換。表 2-4 顯示輸出引腳2015所有©Lark Board 用戶手冊特科技Display

33、Data OutputPinBankDirectionSignal NameSignal TypeK128AOutDSS_CLKClockJ128AOutDSS_VSYNCControlH138AOutDSS_HSYNCG138AOutDSS_ACBIASE118AOutDSS_D0DataD98AOutDSS_D1特科技14lLCDLark Board 的 LCD 接口（J4）為 50Pin 的 FPC 連接器，用于板子與 LCD 顯示模塊之間的連接， 實現 LCD 顯示。目前可支持 LCD8000-43T(4.3) 、LCD8000-70T(7)、VGA8000。LCD 接口引腳信號定義如

34、下（表格中含有連接器的固定引腳）：表 2-5 LCD 顯示2015所有©Lark Board 用戶手冊特科技LCD Display: J4PinSignal NameDeviceSignal Type1DSS_D05CSXFC6DData Blue2DSS_D15CSXFC6D3DSS_D25CSXFC6D4DSS_D35CSXFC6D5DSS_D45CSXFC6D6DSS_D55CSXFC6D7DSS_D65CSXFC6D8DSS_D75CSXFC6DDisplay Data OutputE98AOutDSS_D2B68AOutDSS_D3B58AOutDSS_D4D58AOutD

35、SS_D5C48AOutDSS_D6B18AOutDSS_D7D78AOutDSS_D8E88AOutDSS_D9E28AOutDSS_D10D28AOutDSS_D11C28AOutDSS_D12E38AOutDSS_D13E68AOutDSS_D14F68AOutDSS_D15G128AOutDSS_D16G118AOutDSS_D17G78AOutDSS_D18H88AOutDSS_D19G88AOutDSS_D20J78AOutDSS_D21H78AOutDSS_D22H148AOutDSS_D23特科技152015所有©Lark Board 用戶手冊特科技LCD Displ

36、ay: J49GNDGround10DSS_D85CSXFC6DData Green11DSS_D95CSXFC6D12DSS_D105CSXFC6D13DSS_D115CSXFC6D14DSS_D125CSXFC6D15DSS_D135CSXFC6D16DSS_D145CSXFC6D17DSS_D155CSXFC6D18GNDGround19DSS_D165CSXFC6DData Red20DSS_D175CSXFC6D21DSS_D185CSXFC6D22DSS_D195CSXFC6D23DSS_D205CSXFC6D24DSS_D215CSXFC6D25DSS_D225CSXFC6D26

37、DSS_D235CSXFC6D27GNDGround28DSS_ACBIAS5CSXFC6DData Sync29DSS_HSYNC5CSXFC6D30DSS_VSYNC5CSXFC6D31GNDGround32DSS_CLK5CSXFC6DClock33GNDGround34TOUCH_X1TSC2046Touch Panel35TOUCH_X1TSC204636TOUCH_X1TSC204637TOUCH_X1TSC204638SPI0_FPGA_CLK5CSXFC6DSPI39SPI0_FPGA_MOSI5CSXFC6D40SPI0_FPGA_MISO5CSXFC6D41SPI0_FPG

38、A_CSn15CSXFC6D42LCD_I2C1_SCL5CSXFC6DI2C43LCD_I2C1_SDA5CSXFC6D44GNDGround453.3V_LCD_VDDPower 3.3V463.3V_LCD_VDD475V_LCD_VDDPower 5V485V_LCD_VDD49RESET_HPS_GLOBELnS1Reset50LCD_PWM5CSXFC6DControl特科技16lVGALark Board 的VGA 接口（CN1）為標準的 D-SUB 15Pin 連接器。CN1 連接器信號定義如下：表 2-6VGA 顯示lJ5 是 Lark Board 上用于連接19Pin 連顯

39、示設備的接口，其為標準的接器。其信號定義如下（表格中含有連接器的固定引腳）：表 2-7顯示2015所有©Lark Board 用戶手冊特科技Display: J5PinSignal NameDeviceSignal Type1_TX2+CH7033BDifferentialData & Clock, GND as reference for signal2GNDCH7033B3_TX2-CH7033B4_TX1+CH7033B5GNDCH7033B6_TX1-CH7033BVGA Display: CN1PinSignal NameDeviceSignal Type1VGA_

40、REGCH7033BData2VGA_GRN3VGA_BLU4NCOther5GNDGround6GND7GND8GND9VGA_VDDPower 5V10GNDGround11NCOther12I2C_SDA_VGAI2C13I2C_SCL_VGA145V_HSYNCSYNC155V_VSYNCLCD Display: J451GNDGround52GND特科技172.4.2SDI在 Lark Board 上，SDI 用于實現數據的輸入和輸出功能，可以外接攝像頭和顯示設備。板上有兩個 SMB 連接器，外接同軸線用于 SDI 設備之間的連接。J10 為SDI 輸出接口,SoC 串行器的輸出信號

41、經過 LMH0303 驅動器后給 J10 輸出。J11 為 SDI輸入接口，外部設備的串行信號通過 J11 供給 LMH0384 均衡器后再給 SoC 內的串行。SoC 和 LMH0303/LH0384 之間的連接如下表所示：表 2-8 SDI 輸入輸出2015所有©Lark Board 用戶手冊特科技SDI Input & Output:PinBankDirectionSignal NameSignal TypeT4GXB_L1OutSDI_TX_PSDI OutL4GXB_L1OutSDI_TX_NC138AOutSDI_TX_SH_HDnE138AOutSDI_RSTI

42、nF138AInSDI_FAULTnF148AOutSDI_TX_ENF158AIOSDI_I2C_SDAB128AOutSDI_I2C_SCLDisplay: J57_TX0+CH7033B8GNDCH7033B9_TX0-CH7033B10_CLK+CH7033B11GNDCH7033B12_CLK-CH7033B13NCOther14NC15CONN_I2CSCLTXS0102DCI2C16CONN_I2CSDATXS0102DC17GNDGround Power 5V185V_VDD19CONN_HPLG5CSXFC6DStatus20GND_SHELDSGround21GND_SHE

43、LDS22GND_SHELDS23GND_SHELDS特科技182.4.3PCIe5CSXFC6D6F SoC提供2 個PCIe 硬核模塊和9 對3Gbps 串行收發器。Lark Board利用 SoC 提供的部分硬核，通過增加 J1-PCIeX1/X4連接器，用來支持各種PCIe-X1/X4 標準的擴展卡。以下為 PCIe 連接器 J1 的信號引腳定義表：表 2-9PCIe 連接器2015所有©Lark Board 用戶手冊特科技PCIe Connector: J1PinSignal NameSignal TypeA112V_EXPPower 12VA212V_EXPA312V_E

44、XPA4GNDA5NCOtherA6NCA7NCA8NCA93.3V_EXPPower 3.3VA103.3V_EXPA11PCIE_RSTn5CSX6D6FResetA12GNDDifferential clock and refrence groundRX differential data and reference groundA13PCIE_REFCLK_SYN_P100M_OSCA14PCIE_REFCLK_SYN_N100M_OSCA15GNDA16PCIE_RX_P05CSX6D6FA17PCIE_RX_N05CSX6D6FA18GNDA19NCA20GNDA21PCIE_RX_P15CSX6D6FA22PCIE_RX_N15CSX6D6FA23GNDA24GNDSDI Input & Output:U2GXB_L1InSDI_RX_PSDI InU1GXB_L1InSDI_RX_NE128AOutSDI_RX_BYPASSD128AOutSDI_RX_EN特科技192015所有©Lark Board 用戶手冊特科技PCIe Connector: J1A2