1、12022-4-29電子科學(xué)與技術(shù)系IC & System 教研室黃 魯模擬模擬CMOSCMOS集成電路設(shè)計(jì)集成電路設(shè)計(jì)22022-4-29l教材： 模擬CMOS集成電路設(shè)計(jì) 美 畢查德.拉扎維 著, 陳貴燦 等譯 西安交通大學(xué)出版社 2003l參考文獻(xiàn)： 1.CMOS模擬集成電路設(shè)計(jì)（第二版） Phillip E. Allen 等 著 電子工業(yè)出版社 2002 2.模擬集成電路設(shè)計(jì)與仿真 何樂(lè)年 王憶 編著 科學(xué)出版社 2008教材與參考文獻(xiàn)32022-4-29l參考文獻(xiàn)(續(xù))： 3.模擬集成電路設(shè)計(jì)與仿真 何樂(lè)年 王憶 編著 科學(xué)出版社 2008 (工程碩士系列教材, Cadenc

2、e Spectre 仿真)42022-4-29課程內(nèi)容 第第1章章 模擬電路設(shè)計(jì)緒論模擬電路設(shè)計(jì)緒論 第第3章章 單級(jí)放大器單級(jí)放大器 第第5章章 無(wú)源與有源電流鏡無(wú)源與有源電流鏡 第第7章章 噪聲噪聲 第第9章章 運(yùn)算放大器運(yùn)算放大器 第第11章章 帶隙基準(zhǔn)帶隙基準(zhǔn) 第第2章章 MOS器件物理基礎(chǔ)器件物理基礎(chǔ) 第第4章章 差分放大器差分放大器 第第6章章 放大器的頻率特性放大器的頻率特性 第第8章章 反饋反饋 第第10章章 穩(wěn)定性與頻率補(bǔ)償穩(wěn)定性與頻率補(bǔ)償 第第12章章 開(kāi)關(guān)電容電路開(kāi)關(guān)電容電路課程設(shè)計(jì)（EDA實(shí)驗(yàn)）：使用Cadence和Mentor ，掌握模擬IC設(shè)計(jì)流程。52022-4-

3、29第第1章章 模擬電路設(shè)計(jì)緒論模擬電路設(shè)計(jì)緒論模擬電路的技術(shù)領(lǐng)域和重要用途舉例:l 傳感器信號(hào)調(diào)理與處理l 數(shù)模混合電路:ADC,DACl 射頻收發(fā)器l 存儲(chǔ)器讀出放大器l 高速數(shù)字信號(hào)（LVDS，低壓差分信號(hào)）l PAD與ESD（靜電荷泄放）l Analog phase lock loops(PLL，時(shí)鐘)l DC-DC conversion62022-4-29模擬集成電路分類 按種類:通用模擬IC, 專用模擬IC; 按信號(hào)頻率: 低頻模擬IC,高頻模擬IC(射頻IC). 通用模擬IC，主要包括：Bandgap reference (帶隙基準(zhǔn))72022-4-29模擬集成電路設(shè)計(jì)的特征 設(shè)

4、計(jì)：電路拓?fù)浣Y(jié)構(gòu)，器件尺寸，版圖。*電子設(shè)計(jì)自動(dòng)化（EDA）水平低；*前后級(jí)電路接口互有影響，難以積木化；*性能指標(biāo)繁雜：功耗、面積、增益、帶寬、相位余量、壓擺率、輸入輸出阻抗和動(dòng)態(tài)范圍、共模輸入范圍和抑制比、電源抑制比、失調(diào)電壓、噪聲、諧波失真(線性度)。；*拓?fù)浣Y(jié)構(gòu)眾多，各種結(jié)構(gòu)具有性能針對(duì)性；*器件尺寸對(duì)性能影響大；*工藝漲落造成設(shè)計(jì)困難；*對(duì)串?dāng)_敏感；*特別要保證電路的穩(wěn)定性（不振蕩！）。82022-4-29模擬設(shè)計(jì)的困難原因 速度、功耗、增益、精度速度、功耗、增益、精度 以及電源電壓之間的以及電源電壓之間的相互制約相互制約 噪聲、串?dāng)_、溫度的影響噪聲、串?dāng)_、溫度的影響 二級(jí)效應(yīng)二級(jí)效

5、應(yīng) 電路結(jié)構(gòu)和參數(shù)基于人工設(shè)計(jì)電路結(jié)構(gòu)和參數(shù)基于人工設(shè)計(jì) 建模的精確性建模的精確性 仿真時(shí)間長(zhǎng)仿真時(shí)間長(zhǎng) 工藝局制性工藝局制性 襯底噪聲影響難以分析襯底噪聲影響難以分析 需要魯棒性設(shè)計(jì)：采用的電路結(jié)構(gòu)應(yīng)使得制造工藝、需要魯棒性設(shè)計(jì)：采用的電路結(jié)構(gòu)應(yīng)使得制造工藝、電源電壓、工作溫度變化對(duì)信號(hào)的影響弱化。電源電壓、工作溫度變化對(duì)信號(hào)的影響弱化。92022-4-29Unique Features of Analog IC Design Geometry is an important part of the design Electrical Design = Physical Design (la

6、yout) = Testing Usually implemented in a mixed analog-digital circuit Analog is 20% and digital 80% of the chip area Analog requires 80% of the design time Analog is designed at the circuit level Passes for success: 2-3 for analog, 1 for digital102022-4-29CMOS模擬集成電路的重要性 CMOS制造成本低，功耗小，速度隨工藝尺寸的減小而提高，數(shù)

7、字IC采用CMOS； 因此，數(shù)模混合集成電路和SOC (system on chip)系統(tǒng)必然采用CMOS。 模擬集成電路（包括射頻集成電路）決定了系統(tǒng)性能的極限。112022-4-29CMOS電路的缺點(diǎn) 器件噪聲大 存在襯底串?dāng)_ (與GaAs砷化鎵、SiGe鍺硅工藝比較)122022-4-29模擬電路設(shè)計(jì)的一個(gè)重要概念：魯棒性模擬電路特點(diǎn)：電路參數(shù)隨制造工藝（P）、電源電壓（V）和環(huán)境溫度（T）而變化。必須使PVT的影響弱化！需要全面仿真和驗(yàn)證：各種工藝角（TPE,SS,FF,SF,FS），溫度（低溫、室溫、高溫），電源電壓波動(dòng)（15%）132022-4-29參數(shù)抽取才能后仿Analog I

8、C Design Flow142022-4-29Main work of each aspect Electrical Design:Physical Design:- Transistors and passive components- Busses for power and clock distribution- External connectionsTesting : experiment verification for the circuit after fabrication152022-4-29Comparison of Analog and Digital Circuit

9、sAnalog circuits:-Designed at circuit level ;Component is Customized;Requires precision modeling;EDA tools are difficult to apply;Difficult to route automatically;Dynamic range limited by power and noise and linearity.Digital circuits-Design at systems level;Component have fixed value (standard cell

10、);Timing models only;EDA are successfully applied;Easy to route automatically;Dynamic range unlimited.162022-4-29Skills Required for Analog IC Design In general, analog circuits are more complex than digital Requires an ability to grasp multiple concepts simultaneously Must make appropriate simplifi

11、cations and assumptions Requires a good grasp of both modeling and technology Be able to use simulation correctly (Usage of a simulator) * (Common sense on models) = Constant ; Simulators are only good if you already know the answers172022-4-29Implications(涵義涵義) of Advanced Technology The bad aspect

12、s:* Reduced voltages* More nonlinearity* Deviation from square-law behaviorThe good aspects:* Smaller geometries* Smaller parasitics* Higher transconductance* Higher bandwidthsThe ugly aspects:* Increased substrate noise in mixed signal applications* Threshold voltages are not scaling with power sup

13、ply* Reduced dynamic range182022-4-29SUMMARY* Analog circuits will continue to be a part of VLSI digital systems* Interference(干擾) and noise will become even more serious as the chip complexity increases* Analog circuits will always be at the cutting edge of performance* Analog designer must know: -

14、 Technology and modeling - Analog circuit design - VLSI digital design - System application concepts192022-4-29SUMMARY (cont.)* Analog IC design combines function with IC technology for a successful solution. *Analog IC design consists of three major steps: 1.) Electrical design = Topology, W/L values, and dc currents 2.) Physical design (Layout) 3.) Test design (Testing)* “If it can be done economicall