1、1第5章 存儲器系統(tǒng)21 1）了解了解存儲器系統(tǒng)的基本概念及不同類型半導(dǎo)體存儲器系統(tǒng)的基本概念及不同類型半導(dǎo)體存儲器的特點存儲器的特點2 2）熟練掌握熟練掌握典型半導(dǎo)體存儲器芯片與系統(tǒng)的連接典型半導(dǎo)體存儲器芯片與系統(tǒng)的連接3 3）掌握掌握存儲器擴展技術(shù)存儲器擴展技術(shù)4 4）了解了解高速緩沖存儲器的概念及其一般工作原理高速緩沖存儲器的概念及其一般工作原理教學(xué)目的及要求教學(xué)目的及要求5.1 概 述主要內(nèi)容：主要內(nèi)容：n存儲器系統(tǒng)基本概念存儲器系統(tǒng)基本概念n半導(dǎo)體存儲器的分類及特點半導(dǎo)體存儲器的分類及特點n兩類半導(dǎo)體存儲器的主要區(qū)別兩類半導(dǎo)體存儲器的主要區(qū)別1. 存儲器系統(tǒng)n將兩個或兩個以上速度、容

2、量和價格各不相同將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結(jié)合的方法的存儲器用硬件、軟件或軟硬件相結(jié)合的方法連接起來連接起來 構(gòu)成存儲系統(tǒng)。構(gòu)成存儲系統(tǒng)。n系統(tǒng)的存儲速度接近最快的存儲器，容量接近系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器，單位容量的價格接近最便宜的最大的存儲器，單位容量的價格接近最便宜的存儲器。存儲器。存儲器系統(tǒng)n在一般計算機中主要有兩種存儲系統(tǒng)在一般計算機中主要有兩種存儲系統(tǒng) Cache存儲系統(tǒng)存儲系統(tǒng)主存儲器主存儲器高速緩沖存儲器高速緩沖存儲器虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)主存儲器主存儲器磁盤存儲器磁盤存儲器Cache存儲器系統(tǒng)nCache

3、（高速緩沖存儲器）（高速緩沖存儲器）n速度快，容量小速度快，容量小n主內(nèi)存：主內(nèi)存：n速度慢，容量大速度慢，容量大nCache存儲系統(tǒng)由硬件系統(tǒng)管理。對程序員存儲系統(tǒng)由硬件系統(tǒng)管理。對程序員是透明的。是透明的。n設(shè)計目標(biāo)：設(shè)計目標(biāo)：n提高存取速度提高存取速度CPUCache主存主存虛擬存儲器系統(tǒng)n虛擬存儲器系統(tǒng)由主內(nèi)存和部分磁盤存儲器構(gòu)成。虛擬存儲器系統(tǒng)由主內(nèi)存和部分磁盤存儲器構(gòu)成。n虛擬存儲系統(tǒng)由操作系統(tǒng)管理，對應(yīng)用程序員透明。虛擬存儲系統(tǒng)由操作系統(tǒng)管理，對應(yīng)用程序員透明。n設(shè)計目標(biāo)：設(shè)計目標(biāo)：n增加存儲容量增加存儲容量存儲器的層次結(jié)構(gòu)存儲器的層次結(jié)構(gòu)n由上至下容量越來越大，速度越來越慢由上

4、至下容量越來越大，速度越來越慢n 通用寄存器堆及通用寄存器堆及n 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧n 高速緩存高速緩存n 主存儲器主存儲器n 聯(lián)機外存儲器聯(lián)機外存儲器n 脫機外存儲器脫機外存儲器2. 半導(dǎo)體存儲器n半導(dǎo)體存儲器由能夠表示二進制數(shù)半導(dǎo)體存儲器由能夠表示二進制數(shù)“0”和和“1”的、具有記憶功能的半導(dǎo)體器件組成。的、具有記憶功能的半導(dǎo)體器件組成。n能存放一位二進制數(shù)的半導(dǎo)體器件稱為一個存能存放一位二進制數(shù)的半導(dǎo)體器件稱為一個存 儲元。儲元。n若干存儲元構(gòu)成一個存儲單元。若干存儲元構(gòu)成一個存儲單元。3. 半導(dǎo)體存儲器的分類n內(nèi)存儲器內(nèi)存儲器隨機存取存儲器（隨機存取存儲器（RAM）只讀存

5、儲器（只讀存儲器（ROM）隨機存取存儲器（RAM）nRAM靜態(tài)存儲器（靜態(tài)存儲器（SRAM）動態(tài)存儲器（動態(tài)存儲器（DRAM）只讀存儲器（ROM）n只讀存儲器只讀存儲器掩模掩模ROM一次性可寫一次性可寫ROMEPROMEEPROM4.半導(dǎo)體存儲器的主要技術(shù)指標(biāo)n存儲容量存儲容量n存儲單元個數(shù)存儲單元個數(shù)每單元的二進制數(shù)位數(shù)每單元的二進制數(shù)位數(shù)n存取時間存取時間n實現(xiàn)一次讀實現(xiàn)一次讀/ /寫所需要的時間寫所需要的時間n存取周期存取周期n連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間n可靠性可靠性n功耗功耗5.2 隨機存取存儲器掌握：掌握：nSRAM與

6、與DRAM的主要特點的主要特點n幾種常用存儲器芯片及其與系統(tǒng)的連接幾種常用存儲器芯片及其與系統(tǒng)的連接n存儲器擴展技術(shù)存儲器擴展技術(shù)一、靜態(tài)存儲器SRAM1. SRAM的特點n存儲元由雙穩(wěn)電路構(gòu)成存儲元由雙穩(wěn)電路構(gòu)成n主要特點：主要特點：n存儲信息穩(wěn)定存儲信息穩(wěn)定n存儲容量低，存取速度快，價格較高存儲容量低，存取速度快，價格較高nSRAM常用作高速緩沖存儲器（常用作高速緩沖存儲器（Cache）p196雙穩(wěn)態(tài)觸發(fā)電路靜態(tài)靜態(tài) 基本存儲元電路基本存儲元電路RAMRAM2. 典型SRAM芯片掌握：掌握： n主要引腳功能主要引腳功能n工作時序工作時序n與系統(tǒng)的連接使用與系統(tǒng)的連接使用典型SRAM芯片SR

7、AM6264：n容量：容量：8K X 8bn主要引腳：主要引腳：n地址線：地址線：A0-A12n數(shù)據(jù)線：數(shù)據(jù)線：D0-D7n輸出允許信號：輸出允許信號：OEn寫允許信號：寫允許信號：WEn選片信號：選片信號：CS1，CS2p197+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716156264的工作過程n寫操作寫操作n讀操作讀操作 工作時序工作時序圖圖5-5圖圖5-63. 半導(dǎo)體存儲器總線接口原理n深入理解深入理解n8088總

8、線信號總線信號n主存儲器的編址主存儲器的編址n半導(dǎo)體存儲器與總線的連接方式半導(dǎo)體存儲器與總線的連接方式（1 1）80888088總線信號8 80 08 88 8總總線線A19-A0A15-A0MEMR、MEMWIOR、IOW 存儲器存儲器輸入輸入/輸出輸出RD、WR（2 2）微機中的主內(nèi)存n微機中的主內(nèi)存可能由多片存儲芯片（存儲微機中的主內(nèi)存可能由多片存儲芯片（存儲體）構(gòu)成；體）構(gòu)成；n每片存儲器芯片（每個存儲體）上都含若干每片存儲器芯片（每個存儲體）上都含若干存儲單元，每個存儲單元在整個內(nèi)存空間中存儲單元，每個存儲單元在整個內(nèi)存空間中都必須具有惟一的地址。都必須具有惟一的地址。（3 3）存儲

9、器編址001100001111000001011010低位地址低位地址高位地址高位地址存儲器編址片選地址（高位）片選地址（高位）片內(nèi)地址（低位）片內(nèi)地址（低位）內(nèi)存地址內(nèi)存地址n微型機中的主存儲器采用高位地址交叉訪問方式微型機中的主存儲器采用高位地址交叉訪問方式n用高位地址選擇芯片，低位地址選擇芯片內(nèi)的單元用高位地址選擇芯片，低位地址選擇芯片內(nèi)的單元n若芯片容量（單元數(shù)）為若芯片容量（單元數(shù)）為m，則：，則：n低位地址的位數(shù)低位地址的位數(shù)=m2log6264芯片的編址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX

10、X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址（4 4）存儲器與系統(tǒng)總線的連接001100001111000001011010CS00譯譯碼碼器器1CS存儲器構(gòu)建原理：存儲器構(gòu)建原理：28高位交叉訪問存儲器的連接原理示意圖：高位交叉訪問存儲器的連接原理示意圖：低位地址用低位地址用于選擇芯片于選擇芯片上的單元上的單元高位地址用高位地址用于選中芯片于選中芯片6264芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位地址信號址信號D0D7SRAM 62648088總線總線+5V4. 譯碼電路n將輸入的

11、一組高位地址信號通過變換，產(chǎn)將輸入的一組高位地址信號通過變換，產(chǎn) 生一個有效的輸出信號，用于選中某一個生一個有效的輸出信號，用于選中某一個 存儲器芯片，從而確定了該存儲器芯片在存儲器芯片，從而確定了該存儲器芯片在 內(nèi)存中的地址范圍。內(nèi)存中的地址范圍。n將輸入的一組二進制編碼變換為一個特定將輸入的一組二進制編碼變換為一個特定 的輸出信號。的輸出信號。譯碼方式n全地址譯碼全地址譯碼n部分地址譯碼部分地址譯碼（1 1）全地址譯碼n特點：特點：n用全部的高位地址信號作為譯碼信號；用全部的高位地址信號作為譯碼信號；n使存儲器芯片的每一個單元都占據(jù)一個唯一的內(nèi)使存儲器芯片的每一個單元都占據(jù)一個唯一的內(nèi)存地

12、址。存地址。全地址譯碼例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V011110006264芯片全地址譯碼例片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址該該6264芯片的地址范圍芯片的地址范圍 = F0000HF1FFFH全地址譯碼例n若已知某若已知某SRAM 6264芯片在內(nèi)存中的地址為：芯片在內(nèi)存中的地址為： 3E000H3FFFFHn試畫出將該芯片連接到系統(tǒng)的譯碼電路。

13、試畫出將該芯片連接到系統(tǒng)的譯碼電路。全地址譯碼例n設(shè)計步驟：設(shè)計步驟：n寫出地址范圍的二進制表示；寫出地址范圍的二進制表示；n確定各高位地址狀態(tài)；確定各高位地址狀態(tài)；n設(shè)計譯碼器。設(shè)計譯碼器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址全地址譯碼例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V00111110SRAM 6264 全地址譯碼連接A1

14、3A14A15A16A17A18A19D0 D7A0A12MEMWMEMR+5VD0 D7A0A12WEOECS2CS11。1。&.6264應(yīng)用舉例 （?地址范圍）D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0626474LS13874LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號有效時，Yi是輸入A、B、C的函數(shù)，即 Y=f(A,B,C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01 11 11 11 11

15、11 11 11 1 1 1 1 1 1 0 01 0 01 101 11 11 11 11 11 11 1 0 1 1 0 1 0 01 0 01 11 101 11 11 11 11 11 0 1 1 0 1 1 0 01 0 01 11 11 101 11 11 11 11 0 0 1 0 0 1 0 01 0 01 11 11 11 101 11 11 10 1 1 0 1 1 1 0 01 0 01 11 11 11 11 101 11 10 1 0 0 1 0 1 0 01 0 01 11 11 11 11 11 101 10 0 1 0 0 1 1 0 01 0 01 11 11

16、 11 11 11 11 100 0 0 0 0 0 1 0 01 0 0Y7Y7Y6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0C B AC B AG G1 1 G G2A2A G G2B2B A19-A13為為0011 100時該片時該片6264工作所以該芯片存儲單元的地址范工作所以該芯片存儲單元的地址范圍是圍是38000到到39FFFH42（2 2）部分地址譯碼n特點：特點：n用部分高位地址信號（而不是全部）作為譯碼信號；用部分高位地址信號（而不是全部）作為譯碼信號；n使被選中存儲器芯片占有幾組不同的地址范圍。使被選中存儲器芯片占有幾組不同的地址范圍。n若全部高位地址信號的位數(shù)為

17、若全部高位地址信號的位數(shù)為m，譯碼信號的位數(shù)，譯碼信號的位數(shù)為為i，則所選存儲器芯片占有的地址范圍數(shù)為：，則所選存儲器芯片占有的地址范圍數(shù)為：n對含對含n個存儲芯片（存儲體）的存儲器，若采用個存儲芯片（存儲體）的存儲器，若采用部分地址譯碼，則高位地址的位數(shù)至少應(yīng)滿足：部分地址譯碼，則高位地址的位數(shù)至少應(yīng)滿足：高位地址的位數(shù)高位地址的位數(shù)n2log2im 43部分地址譯碼例兩組地址：兩組地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，1111000445. S

18、RAM存儲器接口設(shè)計例n將將SRAM 6264芯片與系統(tǒng)連接，使其芯片與系統(tǒng)連接，使其地址范圍為：地址范圍為：38000H39FFFH。n使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。45存儲器接口設(shè)計例n由題知地址范圍：由題知地址范圍： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A046應(yīng)用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0應(yīng)用舉例（ SRAM 6116）n11根地址線，根地址線，8根數(shù)據(jù)根數(shù)據(jù)線

19、容量是線容量是2K x 8bn21腳讀寫控制：腳讀寫控制： 1讀讀0寫寫nCS片選信號片選信號nOE輸出允許信號輸出允許信號123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9R/WOEA10CSD7D6D5D4D3GND用存儲芯片用存儲芯片6116構(gòu)成一個構(gòu)成一個4KB的存儲器的存儲器應(yīng)用舉例（6116）地址分析A19A18A17A16A15A14A13A12A11A10 A0.011110000和1從全0到全178000到FFF應(yīng)用舉例（6116）RWD0D7A0A10OED0D7A0A10MEMWMEMR

20、RWD0D7A0A10OED0D7A0A10MEMWMEMRA19A14A18A17A16A15A13A12A11G1G2BG2ACBA&.&74LS138CSCSY1Y061166116 150二、動態(tài)隨機存儲器DRAM511. DRAM的特點n存儲元主要由電容構(gòu)成；存儲元主要由電容構(gòu)成；n主要特點：主要特點：n存儲信息不穩(wěn)定，需要存儲信息不穩(wěn)定，需要定時刷新。定時刷新。n存儲容量高，存取速度較低，價格便宜。存儲容量高，存取速度較低，價格便宜。nDRAM芯片主要用作主內(nèi)存。芯片主要用作主內(nèi)存。單管動態(tài)存儲器存儲元DRAM芯片的結(jié)構(gòu)特點n采用行地址和列地址來確定一個單元采用行地

21、址和列地址來確定一個單元n行、列地址分時傳送，共用一組地址信號線行、列地址分時傳送，共用一組地址信號線n由行、列控制信號控制行、列地址的分時傳送由行、列控制信號控制行、列地址的分時傳送n地址信號線的數(shù)量僅為同等容量地址信號線的數(shù)量僅為同等容量SRAM芯片的芯片的一半一半542. 典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址來確定一個單元；采用行地址和列地址來確定一個單元；n行列地址分時傳送，行列地址分時傳送， 共用一組地址信號線；共用一組地址信號線；n地址信號線的數(shù)量僅地址信號線的數(shù)量僅 為同等容量為同等容量SRAM芯芯 片的一半。片的一半。DRAM芯片2164A

22、引腳分布12345678161514131211109NCDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A756主要引線n 行地址選通信號。用于鎖存行地址；行地址選通信號。用于鎖存行地址；n 列地址選通信號。列地址選通信號。n地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們 分別在分別在#RAS和和#CAS有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。nDIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入nDOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=0WE=1n WE：寫允許信號寫允許信號RAS：CAS：數(shù)據(jù)寫入數(shù)據(jù)寫入數(shù)據(jù)讀出數(shù)據(jù)讀出57工作原理n數(shù)據(jù)讀出數(shù)據(jù)讀出

23、n數(shù)據(jù)寫入數(shù)據(jù)寫入n刷新刷新n將存放于每位中的信息讀出再照原樣寫入原單元的將存放于每位中的信息讀出再照原樣寫入原單元的過程過程工作時序工作時序583. 2164A在系統(tǒng)中的連接與系統(tǒng)連接圖與系統(tǒng)連接圖存儲體存儲體592164A在系統(tǒng)中的連接nDRAM 2164A與系統(tǒng)連接的幾點說明：與系統(tǒng)連接的幾點說明：n芯片上的每個單元中只存放芯片上的每個單元中只存放1位二進制碼，每字節(jié)數(shù)據(jù)分別存放在位二進制碼，每字節(jié)數(shù)據(jù)分別存放在8片芯片芯片中；片中；n系統(tǒng)的每一次訪存操作需同時訪問系統(tǒng)的每一次訪存操作需同時訪問8片片2164A芯片，該芯片，該8片芯片必須具有片芯片必須具有完全相同的地址；完全相同的地址；

24、n芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低8位送出行地址，高位送出行地址，高8位送出列地址。位送出列地址。n結(jié)論：結(jié)論：n每每8片片2164A構(gòu)成一個構(gòu)成一個存儲體存儲體（單獨一片則無意義）；（單獨一片則無意義）；n每個存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時被選中，每個存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時被選中，僅有數(shù)據(jù)信號由各片分別引出。僅有數(shù)據(jù)信號由各片分別引出。三、存儲器擴展技術(shù)三、存儲器擴展技術(shù)（內(nèi)存儲器設(shè)計）（內(nèi)存儲器設(shè)計）611. 存儲器擴展n用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間；用多片存儲芯片構(gòu)成一個需

25、要的內(nèi)存空間；n各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；n任一時刻僅有一片（或一組）被選中。任一時刻僅有一片（或一組）被選中。n存儲器芯片的存儲容量等于：存儲器芯片的存儲容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù)字節(jié)數(shù)字節(jié)數(shù)字長字長擴展擴展單元單元擴展擴展字長字長622. 存儲器擴展方法n位擴展位擴展n字?jǐn)U展字?jǐn)U展n字位擴展字位擴展擴展字長擴展字長擴展單元數(shù)擴展單元數(shù)既擴展字長也擴展單元數(shù)既擴展字長也擴展單元數(shù)63位擴展n構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元 的字長時的字長時需進行位擴展。需進行位擴展

26、。n位擴展：位擴展：n每單元字長的擴展。每單元字長的擴展。64位擴展例n用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲器。存儲器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.65位擴展方法：n將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分 別引出。別引出。n位擴展特點：位擴展特點：n存儲器的單元數(shù)不變，位數(shù)增加。存儲器的單元數(shù)不變，位數(shù)增加。66字?jǐn)U展n地址空間的擴展地址空間的擴展n芯片每個單元中的字長滿足，但單元數(shù)不滿足。芯片每個單元中的字長滿足，但單元數(shù)不滿足。n擴展原則：擴展原則：n每個芯片的地址線、數(shù)據(jù)

27、線、控制線并聯(lián)。每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。n每個芯片必須有不同的地址范圍。每個芯片必須有不同的地址范圍。芯片的片選端必須分別引出芯片的片選端必須分別引出67A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS譯譯碼碼器器Y0Y1高高位位地地址址R/W字?jǐn)U展示意圖68字?jǐn)U展例n用兩片用兩片64K8位的位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為128KB的存儲器的存儲器n兩芯片的地址范圍分別為：兩芯片的地址范圍分別為：n20000H2FFFFHn30000H3FFFFH 69字?jǐn)U展例G1G2AG2BCBAY2Y3&MEMRME

28、MWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片270字位擴展n設(shè)計過程：設(shè)計過程：n根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；n進行位擴展以滿足字長要求；進行位擴展以滿足字長要求；n進行字?jǐn)U展以滿足容量要求。進行字?jǐn)U展以滿足容量要求。n若已有存儲芯片的容量為若已有存儲芯片的容量為L LK K，要構(gòu)成容量為要構(gòu)成容量為M M N N的存的存儲器，需要的芯片數(shù)為：儲器，需要的芯片數(shù)為： （M / L） （N / K）71字位擴展例nP2

29、08例子例子725.35.3 只讀存儲器（ROMROM）nEPROMnEEPROM（紫外線擦除）紫外線擦除）（電擦除）電擦除）73一、EPROM741. 特點n可多次編程寫入；可多次編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；n內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。752. EPROM 2764n8K8bit芯片芯片n地址信號：地址信號：A0 A12n數(shù)據(jù)信號：數(shù)據(jù)信號：D0 D7n輸出信號：輸出信號：OEn片選信號：片選信號：CEnPGM：編程脈沖輸入編程脈沖輸入nVpp : 編程電壓輸入端編程電壓輸入端n其其它它引腳與引腳與SRAM 6264完全兼容完全兼容.7627

30、64的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫入：編程寫入： 每出現(xiàn)一個編程負脈沖就寫入一個字節(jié)數(shù)據(jù)每出現(xiàn)一個編程負脈沖就寫入一個字節(jié)數(shù)據(jù)77二、二、EEPROM781. 特點n可在線編程寫入；可在線編程寫入；n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失；n電可擦除。電可擦除。792. 典型EEPROM芯片98C64An8K8bit芯片；芯片；n13根地址線（根地址線（A0 A12）；n8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）；）；n輸出允許信號（輸出允許信號（OE）；）；n寫允許信號（寫允許信號（WE）；）；n選片信號（選片信號（CE）；）；n

31、狀態(tài)輸出端（狀態(tài)輸出端（READY / BUSY）。803. 工作方式n數(shù)據(jù)讀出數(shù)據(jù)讀出n編程寫入編程寫入n擦除擦除字節(jié)寫入：每一次字節(jié)寫入：每一次BUSY正脈沖寫正脈沖寫 入一個字節(jié)入一個字節(jié)自動頁寫入：每一次自動頁寫入：每一次BUSY正脈沖寫正脈沖寫 入一頁（入一頁（1 32字節(jié)）字節(jié)）字節(jié)擦除：一次擦除一個字節(jié)字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片814. EEPROM的應(yīng)用n可通過程序?qū)崿F(xiàn)對芯片的讀寫；可通過程序?qū)崿F(xiàn)對芯片的讀寫；n僅當(dāng)僅當(dāng)READY / BUSY=1時才能進行時才能進行“寫寫”操操作作n“寫寫”操作的方法：操作的方法：n根據(jù)參數(shù)定時寫入根據(jù)

32、參數(shù)定時寫入n通過判斷通過判斷READY / BUSY端的狀態(tài)進行寫入端的狀態(tài)進行寫入n僅當(dāng)該端為高電平時才可寫入下一個字節(jié)。僅當(dāng)該端為高電平時才可寫入下一個字節(jié)。P215例例82四、閃速EEPROM特點：特點：n通過向內(nèi)部控制寄存器寫入命令的方法通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作方式。來控制芯片的工作方式。83工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入：擦擦 除除讀單元內(nèi)容讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護數(shù)據(jù)寫入，寫軟件保護字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起845.

33、45.4 高速緩存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)85Cache的基本概念n設(shè)置設(shè)置Cache的理由：的理由：nCPU與主存之間在執(zhí)行速度上存在較大差異；與主存之間在執(zhí)行速度上存在較大差異；n高速存儲器芯片的價格較高；高速存儲器芯片的價格較高；n設(shè)置設(shè)置Cache的條件：的條件：n程序的局部性原理程序的局部性原理n時間局部性：時間局部性：n最近的訪問項可能在不久的將來再次被訪問最近的訪問項可能在不久的將來再次被訪問n空間局部性空間局部性：n一個進程所訪問的各項，其地址彼此很接近一個進程所訪問的各項，其地址彼此很接近86Cache的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中87Cache的命中率n訪問內(nèi)存時，訪問內(nèi)存時，CPU首先訪問首先訪問Cache，找到則，找到則 “命中命中”，否則為，否則為“不命中不命中”。n命中率影響系統(tǒng)的平均存取速度。命中率影響系統(tǒng)的平均存取速度。Cache存儲器系統(tǒng)的平均存取速度存儲器系統(tǒng)的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1 12888Cache的讀寫操作讀操作讀操作寫操作寫操