1、數據總線緩沖器讀/寫 控制 電路控制字寄存器通道0通道1通道 2CLK0 GATE0 OUT0CLK1 GATE1 OUT1CLK2 GATE2 OUT2D0D7RD WR A0 A1 CS內部總線 控制 寄存器計數初值 寄存器 輸出 鎖存器 狀態 鎖存器 計數工作單元 控制邏輯CLK GATE OUT定時時間=時鐘脈沖周期*預置計數初值NSC1 SC0 RL1 RL0 M2 M1 M0 BCD 1 BCD碼計數 0 2進制計數000 方式0 001 方式1 X10 方式2 X11 方式3 100 方式4 101 方式500 通道0 01 通道1 10 通道2 00 計數器鎖存，供CPU讀取

2、01 只讀/寫計數器低字節 10 只讀/寫計數器高字節 11 先讀/寫低字節， 再讀/寫高字節工作方式 GATE為低電平或下降沿 GATE上升沿 GATE高電平 方式0 禁止計數 允許計數 從初值開始計數， 方式1 下一個時鐘輸出 變為低電平 方式2 禁止計數，輸出變高 從初值開始計數 允許計數 方式3 禁止計數，輸出變高 從初值開始計數 允許計數 方式4 禁止計數 允許計數 方式5 從初值開始計數 4 3 2 1 0 n=4m=33 2 1 0 CLKWRnOUTWRmGATEOUT4 3 2 1 04 3 2 4 3 2 1 0CLKWRnn=4GATEOUTGATEOUT4 3 2 1

3、0(4) 3 2 1 0OUT(n=4)3 2 1 0(3) 2 1 0(3) GATEOUT(n=3)CLKWRn計數過程中GATE為高，為低時停止計數，低到高時重新計數0(3)CLKOUT(4)OUT(5) 5 4 2 5 2 5 4 2 5 2 5 4 2 4 2 4 2 4 2 4 2 4 2計數過程中GATE為高，為低時停止計數，低到高時重新計數 4 3 2 1 04 3 2 1 04CLKWROUTWRGATEOUT計數過程中GATE為高，為低時停止計數，低到高時繼續計數4 3 2 1 0 4 3 2 1 0 4CLKGATEOUT(4)GATEOUT(4)G1G2AG2BA9A8

4、A7A6A5A4 A3 A0CBAA2A1RDWRA1 A0 RDWRD7D0D7D08086CPUM/IO74LS138CLK0CLK1CLK2GATE0OUT0GATE1 OUT1GATE2OUT2480US單脈沖負脈沖2KHZ方波+5V1MHZ方波8253Y4CSGATECLK0D Q QCP+5VPCLKOUT0狀態000總線控制器S2 S1 S0INTR82548259AIR0INTAD07INTD07S2 S1 S0CPUIRQ0T=10MSNNNNPC6三總線OSC1274LS92OUT282538255APC 總線插槽至8251的TXC,RXC波特率時鐘發生器電路CLK2GAT

5、E2 8253在IBM PC/XT機中的應用。 5 V8255PB11.19 MHz8253GATE0OUT0CLK0A174LS138ABCG1AENA9IRQ0(8259A)DCLKDRQ0&75477PB0GATE1GATE2 5 VQ2A2Y 5 VOUT1OUT22YD7D0D0 D7CLK1CLK2A0CSWRRD2AG2BG1A8A7A6A5A1A0IOWIOR PC機內部計數器結構機內部計數器結構I通知發DMA請求的外設使用總線完成DMA傳送總線結束無LOCK信號 CPU使三總線浮空CPU發總線回答信號1、基本特性：（1）40引腳DIP封裝。有4個獨立的通道，每個通道均

6、有64KB的尋址能力。（2）可采用級連方式擴充通道。（3）允許外設與系統存儲器及系統存儲器與存儲器間的數據交換。（4）數據傳輸率可達1.5MB/S。（5）可提供多種操作類型。00 :0通道 01: 1通道 10: 2通道 11: 3通道00: 校驗 01:DMA寫10:DMA讀 11:無效 XX: D7D6=110:非自動預置 1:自動預置0:地址加1 1:地址減100:詢問方式 01:單一方式 10: 塊方式 11: 級聯方式00:選通道0 01:選通道1 10:選通道2 11:選通道30:開通 1:屏蔽未用MOV AL,00000010BOUT 0AH,AL ;開放通道20:清屏蔽 1:置

7、屏蔽MOV AL,00001011BOUT 0FH,AL ;僅開放通道200:選通道0 01:選通道1 10:選通道2 11:選通道30:無請求 1:有請求未用D0:存儲器間傳送 0 禁止 1允許 D1:通道口尋址 0 通道0地址不保持 1 通道0地址保持不變 (D0為0無效) D2:工作允許 0 允許8237工作 1禁止8237工作 D3:時序選擇 0 正常時序 1 壓縮時序 (D0為1無效) D4:優先級編碼 0 固定優先級 1 循環優先級 D5:寫入選擇 0 寫周期滯后讀周期1 寫周期與讀周期同時 (D3為1無效) D6:DREQ極性 0 DREQ高電平有效 1 DREQ低電平有效 D7:DACK極性 0 DACK高電平有效 1 DACK低電平有效 通道3 通道2 通道1 通道0 通道3 通道2 通道1 通道0 請求服務 過程結束 有尚未處理的DMA請求,置1 已接受到終止計數信號，置1 無尚未處理的DMA請求,置0 未接受到終止計數信號，置0SISIS0S0S1S2S3S4就緒SWSWDREQHLDA塊字節單字節就緒未就緒空