1、數字圖像處理緒論課程簡介n脈沖與數字電路為基礎：學習了數字電路的基本設計方法。n可編程邏輯器件：面向實際工程應用，緊跟技術發展，掌握數字系統新的設計方法。n數字信號處理：后續課程，應用的一個方面，由FPGA代替DSP來實現算法，提高系統的速度。課程宗旨n更新數字電路的設計觀念，建立用PLD器件取代傳統TTL器件設計數字電路的思想n更新數字系統設計手段，學會使用硬件描述語言（Hardware Description Language）代替傳統的數字電路設計方法來設計數字系統。可編程邏輯器件的定義n邏輯器件：用來實現某種特定邏輯功能的電子器件，最簡單的邏輯器件是與、或、非門（74LS00，74LS

2、04等），在此基礎上可實現復雜的時序和組合邏輯功能。n可編程邏輯器件（PLDProgrammable Logic Device）：器件的功能不是固定不變的，而是可根據用戶的需要而進行改變，即由編程的方法來確定器件的邏輯功能。課程內容n器件為什么能夠編程n了解大規模可編程邏輯器件的結構及工作原理n怎樣對器件編程n熟悉一種EDA軟件的使用方法（工具）n以Altera公司的MaxPlusII為例n掌握一種硬件描述語言（方法），以設計軟件的方式來設計硬件（重點）n以VHDL語言為例教學安排n理論教學（12學時）n上機實踐（20學時）n考核方式n實驗成績（實驗報告）n理論筆試（考試）n上機考試（上機操作

3、）參考書n王金明，數字系統設計與Verilog HDL，電子工業出版社。n楊暉，大規模可編程邏輯器件與數字系統設計，北京航空航天大學出版社。n褚振勇，FPGA設計及應用，西安電子科技大學出版社。脈沖與數字電路課程的回顧n布爾函數數字系統數學基礎（卡諾圖）n數字電路設計的基本方法n組合電路設計問題邏輯關系真值表化簡邏輯圖n時序電路設計列出原始狀態轉移圖和表狀態優化狀態分配觸發器選型求解方程式邏輯圖脈沖與數字電路課程的回顧n使用中、小規模器件設計電路（74、54系列）n編碼器（74LS148）n譯碼器（74LS154）n比較器（74LS85）n計數器（74LS193）n移位寄存器（74LS194）

4、n脈沖與數字電路課程的回顧n設計方法的局限n卡諾圖只適用于輸入比較少的函數的化簡。n采用“搭積木”的方法的方法進行設計。必須熟悉各種中小規模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。n設計系統所需要的芯片種類多，且數量很大。脈沖與數字電路課程的回顧n采用中小規模器件的局限n電路板面積很大，芯片數量很多，功耗很大，可靠性低提高芯片的集成度n設計比較困難能方便地發現設計錯誤n電路修改很麻煩提供方便的修改手段nPLD器件的出現改變了這一切PLD出現的背景n電路集成度不斷提高nSSIMSILSIVLSIn計算機技術的發展使EDA技術得到廣泛應用n設計方法的發展n自下而上自上而下n用戶需要設計自

5、己需要的專用電路n專用集成電路（ASICApplication Specific Integrated Circuits）開發周期長，投入大，風險大n可編程器件PLD：開發周期短，投入小，風險小PLD器件的優點n集成度高，可以替代多至幾千塊通用IC芯片n極大減小電路的面積，降低功耗，提高可靠性n具有完善先進的開發工具n提供語言、圖形等設計方法，十分靈活n通過仿真工具來驗證設計的正確性n可以反復地擦除、編程，方便設計的修改和升級n靈活地定義管腳功能，減輕設計工作量，縮短系統開發時間n保密性好n管腳數目：n208個n電源：n3.3V（I/O）n2.5V（內核）n速度n250MHzn內部資源n499

6、2個邏輯單元n10萬個邏輯門n49152 bit的RAMPLD的發展趨勢n向高集成度、高速度方向進一步發展n最高集成度已達到400萬門n向低電壓和低功耗方向發展，5V3.3V2.5V1.8V更低n內嵌多種功能模塊nRAM，ROM，FIFO，DSP，CPUn向數、模混合可編程方向發展大的PLD生產廠家n最大的PLD供應商之一nFPGA的發明者，最大的PLD供應商之一nISP技術的發明者n提供軍品及宇航級產品PLD器件的分類按集成度n低密度nPROM,EPROM,EEPROM,PAL,PLA,GALn只能完成較小規模的邏輯電路n高密度，已經有超過400萬門的器件nEPLD ,CPLD,FPGAn可用于設計大規模的數字系統集成度高，甚至可以做到SOC（System On a Chip）PLD器件的分類按結構特點n基于與或陣列結構的器件陣列型nPROM，EEPROM，PAL，GAL，CPLDnCPLD的代表芯片如：Altera的MAX系列n基于門陣列結構的器件單元型nFPGAPLD器件的分類按編程工藝n熔絲或反熔絲編程器件Actel的FPGA器件n體積小，集成度高，速度高，易加密，抗干擾，耐高溫n只能一次編程，在設計初期階段不靈活nSRAM