1、精選優質文檔-傾情為你奉上院課程設計三輸入與門設計學生姓名： 學 院： 專業班級： 專業課程： 集成電路設計基礎 指導教師： 年 月 日目 錄一、概述2二、設計要求3三、設計原理3四、設計思路44.1非門電路44.2三輸入與非門電路4五、三輸入與門電路設計65.1原理圖設計65.2仿真分析6六、版圖設計86.1 PMOS管版圖設計86.2 NMOS管版圖設計106.3與門版圖設計11七、LVS比對15八、心得體會16參考文獻17一、概述隨著微電子技術的快速發展，人們生活水平不斷提高，使得科學技術已融入到社會生活中每一個方面。而對于現代信息產業和信息社會的基礎來講，集成電路是改造和提升傳統產業的

2、核心技術。隨著全球信息化、網絡化和知識經濟浪潮的到來，集成電路產業的地位越來越重要，它已成為事關國民經濟、國防建設、人民生活和信息安全的基礎性、戰略性產業。 集成電路有兩種。一種是模擬集成電路。另一種是數字集成電路。從制造工藝上可以將目前使用的數字集成電路分為雙極型、單極型和混合型三種。而在數字集成電路中應用最廣泛的就是CMOS集成電路，CMOS集成電路出現于20世紀60年代后期，隨著其制造工藝的不斷進步，CMOS電路逐漸成為當前集成電路的主流產品。本文便是討論的CMOS與門電路的設計仿真及版圖等的設計。版圖(Layout)是集成電路設計者將設計并模擬優化后的電路轉化成的一系列幾何圖

3、形，包含了集成電路尺寸大小、各層拓撲定義等有關器件的所有物理信息。集成電路制造廠家根據 版圖 來制造掩膜。版圖的設計有特定的規則，這些規則是集成電路制造廠家根據自己的工藝特點而制定的。不同的工藝，有不同的設計規則。設計者只有得到了廠家提供的規則以后，才能開始設計。版圖在設計的過程中要進行定期的檢查，避免錯誤的積累而導致難以修改。很多集成電路的設計軟件都有設計版圖的功能，L-Edit軟件的的版圖設計軟件幫助設計者在圖形方式下繪制版圖。 對于復雜的版圖設計，一般把版圖設計分成若干個子步驟進行： （1）劃分 為了將處理問題的規模縮小，通常把整個電路劃分成若干個模塊。 （2）版圖 規劃和布局是為了每個

4、模塊和整個芯片選擇一個好的布圖方案。 （3）布線 完成模塊間的互連，并進一步優化布線結果。 （4）壓縮 是布線完成后的優化處理過程，他試圖進一步減小芯片的面積。二、設計要求1、要求：用MOS器件來設計三輸入與門電路。2、內容：用Tanner13.0軟件進行電路原理圖的繪制，并進行瞬態分析。3、用L-Edit軟件進行電路版圖的制作及進行LVS匹配度的檢查。三、設計原理三輸入與門有三個輸入端A、B和C以及一個輸出端F，只有當A端、B端和C端同時為高電平時輸出才為高電平，否則輸出都為低電平，即F=ABC。與門的真值表如表1所示。表1 與門真值表 ABCF 00000010 0100011010001

5、01011001111由于此次是用CMOS管構建的三輸入與門，而CMOS管的基本門電路有非門、與非門、或非門等，所以要想實現用CMOS管搭建出三輸入與門電路，由關系式F=（ABC) ')'可知可以用一個三輸入與非門和一個反相器連接，這樣就可以實現一個三輸入與門的電路。本次設計就是用一個三輸入與非門加一個反相器從而實現了三輸入與門的功能。四、設計思路4.1非門電路CMOS非門即反相器是由一個N管和一個P管組成的，P管源極接Vdd，N管源極接GND，若輸入IN為低電平，則P管導通，N管截止，輸出OUT為高電平。若輸入IN為高電平，則N管導通，P管截止，輸出OUT為低電平。從而該電路

6、實現了非的邏輯運算，構成了CMOS反相器。CMOS反相器的電路圖如圖1所示。圖1 CMOS反相器電路圖還有就是CMOS電路的優點:       （1）微功耗。CMOS電路靜態電流很小，約為納安數量級。 （2）抗干擾能力很強。輸入噪聲容限可達到VDD/2。 （3）電源電壓范圍寬。多數CMOS電路可在318V的電源電壓范圍內正常工作。（4）輸入阻抗高。 （5）負載能力強。CMOS電路可以帶50個同類門以上。 （6）邏輯擺幅大（低電平0V，高電平VDD ）。4.2三輸入與非門電路三

7、輸入CMOS與非門電路，其中包括三個串聯的N溝道增強型MOS管和三個并聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B、C中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B、C全為高電平時，才會使三個串聯的NMOS管都導通，使三個并聯的PMOS管都截止，輸出為低電平。設計電路圖如下圖2所示。圖2 CMOS與非門電路  如上圖2中所示，設CMOS管的輸出高電平為“1”，低電平為“0”，圖中三個串聯的NMOS管，三個并聯的PMOS管，每個輸入端（A、B或C）都直接連到配對的NMOS管（驅動

8、管）和PMOS（負載管）的柵極。當三個輸入中有一個或一個以上為低電平“0”時，與低電平相連接的NMOS管仍截止，而PMOS管導通，使輸出F為高電平，只有當三個輸入端同時為高電平“1”時，PMOS管均導通，NMOS管都截止，輸出F為低電平。 由以上分析可知，該電路實現了邏輯與非功能，即F=（ABC) '。五、三輸入與門電路設計5.1原理圖設計首先打開Tanner軟件選擇其中的S-Edit子軟件，進行原理圖的設計。進入工作界面之后在菜單欄中選擇File按鈕然后選擇New選項下面的子選項Designer來建立新的工程，點擊OK之后就能進入工作界面，點擊菜單欄中的ADD按鈕選擇調出元

9、件庫，然后點擊加載需要用到的一些元件庫,之后就可以進行原理圖的設計。最后畫好的電路原理圖如下圖3中所示。圖3 三輸入與門電路原理圖5.2仿真分析電路原理圖畫好之后接下來便是仿真分析了，Tanner軟件提供了交流分析等幾種分析模式。然而本次我們做的是門電路，輸入輸出信號都是電平信號，研究的是輸入輸出信號隨時間的變化關系，所以只需要做瞬態分析就行了。首先在已經設計好的原理圖中添加必要的電源、電平信號，其次要進行比要的參數設置，具體如圖4、5中所示。圖4 參數設置圖5 參數設置參數設置完成后就可以進行原理圖的瞬時分析，分析結果如圖6所示。圖6 瞬時分析六、版圖設計6.1 PMOS管版圖設計由于L-E

10、dit軟件在進行電路版圖設計之前首先得進行元器件版圖的設計，而在本次電路中用到的元器件有PMOS管和NMOS管，所以在畫與門版圖之前首先要先繪制好PMOS管和NMOS管的版圖。（1）打開L-Edit程序：L-Edit會自動將工作文件命名為Layout1.tdb并顯示在窗口的標題欄上。（2）另存為新文件：選擇執行File/Save As子命令，打開“另存為”對話框，在“保存在”下拉列表框中選擇存貯目錄，在“文件名”文本框中輸入新文件名稱。（3）替換設置信息：用于將已有的設計文件的設定（如格點、圖層等） 應用于當前的文件中。選擇執行File/Replace Setup子命令打開對話框，單擊“Fro

11、m File”欄填充框的右側的Browser按鈕，選擇X: Ledit1.1SamplesSPRexample1lights.tdb文件，如下圖7所示，單擊OK就將lights.tdb文件中的格點、圖層等設定應用在當前文件中。圖7 替換設置信息窗口設置好這些之后其它的都選擇系統默認的值就行，然后就可以開始元件版圖的繪制了。首先繪制PMOS管的N Well層，在Layers面板的下拉列表中選取N Well選項，再從Drawing工具欄中選擇按鈕，在Cell0編輯窗口畫出橫向24格縱向15格的方形即為N Well，如圖8中所示。圖8 L-Edit工作窗口 畫好N Well層之后然后再繼續按照規則一

12、步步繪制好Active層、P Select層、Ploy層、Active Contact層、Metal1層等，每設計好一層并將其擺放到規定的位置，然后進行一次DRC檢查，確認是否有錯誤，一切都無誤之后就能保存了，制作好的PMOS版圖如圖9中所示。圖9 PMOS管版圖6.2 NMOS管版圖設計在PMOS管設計好并保存之后就能開始繪制NMOS管的版圖了，新建NMOS單元：選擇Cell/New命令，打開Create New Cell對話框，在其中的New cell name欄中輸入nmos，單擊OK按鈕。繪制NMOS單元：根據繪制PMOS單元的過程，依次繪制Active圖層、N Select圖層、Pl

13、oy圖層、Active Contact圖層與Metal1圖層，完成后的NMOS單元如圖10中所示。其中，Active寬度為14個柵格，高為5個柵格；Ploy寬為2個柵格，高為9個柵格；N Select寬為18個柵格，高為9個柵格；兩個Active Contact的寬和高皆為2個柵格；兩個Metal1的寬和高皆為4個柵格。圖10 NMOS管版圖6.3與門版圖設計 在前兩步中分別已經做好了PMOS管和NMOS管的版圖設計，接下來就能開始進行與門版圖的搭建和連線了。啟動L-Edit程序，將文件另存為EX2，將文件lights.tdb應用在當前的文件中，設定坐標和柵格。復制單元：執行Cell/Copy

14、命令，打開Select Cell to Copy對話框，將Ex1.tdb中的nmos單元和pmos單元復制到Ex2.tdb文件中。引用nmos和pmos單元：執行Cell/Instance命令，打開Select Cell toInstance對話框，選擇nmos單元單擊OK按鈕，可以在編輯畫面出現一個nmos單元；再選擇pmos單元單擊OK，在編輯畫面多出一個與nmos重疊的pmos單元，可以用Alt鍵加鼠標拖曳的方法分開pmos和nmos，如圖11中所示。圖11 元件引用由于本次繪制與門電路需要用到4個PMOS管和4個NMOS管，所以上步中的引用pmos和nmos單元分別需要進行四次，然后再

15、進行元器件之間的電路連接。連接pmos和nmos的漏極：由于反相器pmos和nmos的漏極是相連的，可利用Metal1將nmos與pmos的右邊擴散區有接觸點處相連接，繪制出Metal1寬為4個柵格、高為11個柵格，進行電氣檢查，沒有錯誤，如圖12中所示。圖12 版圖DRC檢查按照電路原理圖一步一步將所有的線路都連接好，然后再標出Vdd、GND節點以及輸入輸出端口A、B、C、F等節點。例如標注Vdd和GND節點的方法是單擊插入節點圖標，再到繪圖窗口中用鼠標左鍵拖曳出一個與上方電源線重疊的寬為39柵格、高為5個柵格的方格后，將自動出現Edit Object(s)對話框，在“On”框的下拉列表中選

16、擇Metal1，如圖13中所示。在Port name欄內鍵入Vdd，在Text Alignment選項中選擇文字相對于框的位置的右邊。然后單擊“確定”按鈕。用同樣的方式標出GND、A、B、C以及F。圖13 輸入輸出節點設置放好上面的所有節點標號之后最整個三輸入與門電路的版圖就算做好了，接下來再進行單元名稱的修改。執行Cell/Rename Cell命令，打開Rename Cell Cell0對話窗口，將cell名修改為yumen。最后畫好的完整版圖如下圖14中所示。圖14 三輸入與門電路版圖對版圖進行界面觀察，結果如圖15所示。圖15 版圖界面觀察版圖整體繪制完成后進行版圖的仿真，具體參數設置如圖16、17所示。圖16 參數設置圖17 參數設置版圖仿真結果如圖18所示。圖18 版圖仿真結果七、LVS比對原理圖與版圖的仿真結束后進行LVS匹配度的檢查，生成的網表文件結果如圖19、20所示，匹配結果如圖21所示。圖19原理圖生成的網表文件圖20 版圖生成的網表文件圖21 LVS匹配結果八、心得體會此次課程設計在老師的悉心指導，同學們的熱情幫助下，我已圓滿完成了本次課程設計的要求。從課題選擇到具體構思和內容以及數據的