1、精選優質文檔-傾情為你奉上通信 0715 班 20 08 20 09 學年 第 二 學期 數字電子技術基礎 課試卷 試卷類型： A 卷題號一二三四五六七八九總成績得分一、 單項選擇題（每小題2分，共24分）1、8421BCD碼.轉換為十進制數是：（ ）A：78.16 B：24.25 C：69.71 D：54.562、最簡與或式的標準是：（ ） A：表達式中乘積項最多，且每個乘積項的變量個數最多 B：表達式中乘積項最少，且每個乘積項的變量個數最多C：表達式中乘積項最少，且每個乘積項的變量個數最少 D：表達式中乘積項最多，且每個乘積項的變量個數最多3、用邏輯函數卡諾圖化簡中，四個相鄰項可合并為一項

2、,它能：（ ） A：消去1個表現形式不同的變量，保留相同變量B：消去2個表現形式不同的變量，保留相同變量C：消去3個表現形式不同的變量，保留相同變量 表1D：消去4個表現形式不同的變量，保留相同變量A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 4、已知真值表如表1所示，則其邏輯表達式為：（ ） A：ABC B：AB + BC C：AB + BC D：ABC（A+B+C）5、函數F(A，B，C)=AB+BC+AC的最小項表達式為：（ ）A：F(A,B,C)=m（0，2，4） B：F(A,B,C)=m（3，5，6，7

3、）C：F(A,B,C)=m（0，2，3，4） D：F(A,B,C)=m（2，4，6，7）6、欲將一個移位寄存器中的二進制數乘以（32）10需要（ ）個移位脈沖。A：32 B： 10 C：5 D： 67、已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，則輸出Y7 Y0是：（ ） A： B： C： D：8、要實現，JK觸發器的J、K取值應是：（ ） A：J=0，K=0 B：J=0，K=1 C：J=1，K=0 D：J=1，K=19、能夠實現線與功能的是：（ ）A： TTL與非門 B：集電極開路門 C：三態邏輯門 D： CMOS邏輯門10、個四位

4、串行數據，輸入四位移位寄存器，時鐘脈沖頻率為1kHz，經過（ ）可轉換為4位并行數據輸出。A：8ms B：4ms C：8µs D：4µs11、表2所列真值表的邏輯功能所表示的邏輯器件是：（ ） 表2A：譯碼器B：選擇器C：優先編碼器D：比較器12、 圖1所示為2個4位二進制數相加的串接全加器邏輯電路圖，運算后的C4S4S3S2S1結果是：（ ）A：11000B：11001C：10111D：10101圖1二、判斷題（每題1分，共6分）1、當選用共陽極LED數碼管時，應配置輸出高電平有效的七段顯示譯碼器。 （ ）2、若兩邏輯式相等，則它們對應的對偶式也相等。 （ ）3、單穩觸發

5、器和施密特觸發器是常用的脈沖信號整形電路。 （ ） 4、與逐次逼近型ADC比較，雙積分型ADC的轉換速度快。 （ ）5、鐘控RS觸發器是脈沖觸發方式。 （ ）6、A/D轉換過程通過取樣、保持、量化和編碼四個步驟。 （ ）三、填空題（每小題1分，共20分）1、邏輯代數的三種基本運算規則 、 、 。 2、邏輯函數的描述方法有 、 、 、 、 等。3、將8k×4位的RAM擴展為64k×8位的RAM，需用 片8k×4位的RAM，同時還需用一片 譯碼器。4、三態門電路的輸出有 、 和 3種狀態。5、Y= ABC+AD+C 的對偶式為YD= 。6、一個10位地址碼、8位輸出的

6、ROM，其存儲容量為 。7、若用觸發器組成某十一進制加法計數器，需要 個觸發器，有 個無效狀態。8、欲將一個正弦波電壓信號轉變為同頻率的矩形波，應當采用 電路。9、圖2所示電路中，74161為同步4位二進制加計數器，為異步清零端，則該電路為 進制計數器。10、圖3所示電路中觸發器的次態方程Qn+1為 。 圖2 圖3 四、分析題（共20 分）1、分析用圖4（a）、（b）集成十進制同步可逆計數器CT74LS192組成的計數器分別是幾進制計數器。CT74LS192的CR為異步清零端（高電平有效），為異步置數控制端（低電平有效），CPU、CPD為加、減計數脈沖輸入端（不用端接高電平），和分別為進位 和

7、借位輸出端。（4分） 圖4 (a) 圖4 (b)2、 用ROM設計一個組合邏輯電路，用來產生下列一組邏輯函數 列出ROM應有的數據表，畫出存儲矩陣的點陣圖。3、試畫出圖5所示電路在CP、信號作用下Q1、Q2、Q3的輸出電壓波形，并說明Q1、Q2、Q3輸出信號的頻率與CP信號頻率之間的關系。（6分）圖5五、設計題（共20分）1、用74LS161設計一個10進制計數器。 （1）同步預置法，已知S00001。（2）異步清零法。（10分）2、集成定時器555如圖6（a）所示。 （1）用該集成定時器且在規格為100K、200K、500K的電阻，0.01uf、0.1uf、1uf的電容器中選擇合適的電阻和電

8、容，設計一個滿足圖5（b）所示波形的單穩態觸發器。 (2）用該集成定時器設計一個施密特觸發器，畫出施密特觸發器的電路圖。當輸入為圖5（c）所示的波形時，畫出施密特觸發器的輸出U0波形。 （10分） 圖6（a） 圖6（b） 圖6（c）六、綜合分析計算題（共10 分）試分析圖7所示電路的工作原理，畫出輸出電壓0的波形圖，列出輸出電壓值0的表。表3給出了RMA的16個地址單元中所存的數據。高6位地址A9A4始終為0，在表中沒有列出。RAM的輸出數據只用了低4位，作為CB7520的輸入。因RAM的高4位數據沒有使用，故表中也未列出。（8分） 表3A3A2A1A0D3D2D1D0000000000001

9、00010010001100110111010011110101111101100111011100111000000110010000101000011011001111000101110101111110100111111011 圖7 A3A2A1A0D3D2D1D00(V)000000000001000100100011001101110100111101011111011001110111001110000001100100000的電壓值2008 _2009_學年第 二 學期 數字電子技術基礎 課程試卷標準答案及評分標準 A()卷 專業_通信_ 班級 _2007 15_一、單項選擇題（

10、每小題2分，共24分）1、C； 2、C； 3、B； 4、A； 5、B； 6、C； 7、C； 8、：D； 9、B； 10、B11、C 12、A二、判斷題（每題1分，共6分）1、（ × ） 2、（ ） 3、（ ） 4、（ × ） 5、（ × ） 6、（ ）三、填空題（每小題1分，共20分）1、代入定理、反演定理、對偶定理2、邏輯真值表、邏輯函數式、 邏輯圖、波形圖、卡諾圖3、16、3線-8線4、高電平、低電平、高阻5、（A+B+C）(A+D) C 、6、8K 或2137、4、58、施密特觸發器9、六10、四、分析題（共20 分）1、解：（a）為6進制加計數器；（2分）

11、 （b）為23進制加計數器。（2分）2、解：將函數化為最小項之和形成后得到 （2分）ROM的數據表（3分）ROM的存儲矩陣圖（3分） 3、 1分 1分 3分 1分 五、設計題（共20分）1、解：（1）S10001，M10，則SM-11010（5分） （2）S00000，M10，則SM1010（5分）2、（1）解：要實現的單穩態觸發器設計如下 (5分，其中圖3分，R、C參數各1分) 因為， 所以選。（2）施密特觸發器及波形如圖所示 (5分，圖3分，波形2分)六、綜合分析計算題（共10 分）解：十進制計數器74LS160工作在計數狀態，在CP脈沖序列的作用下，Q3Q2Q1Q0的狀態從0000到1001循環計數，將存儲器A9A0= 這十個地址單元中存儲的數據依次讀出，作為CB7520的數字量輸入。CB7520高四位數字量輸入d9d8d7d6每位為1時產生的輸入模擬電壓分別為+4V、+2V、+1V、+