1、第一章 數(shù)字邏輯習題1. 1數(shù)字電路與數(shù)字信號圖形代表的二進制數(shù)0101101001 . 1 . 4 一周期性數(shù)字波形如圖題所示，試計算：1周期；2頻率；3占空比例MSB| LSB0 1 211 12 ms解：因為圖題所示為周期性數(shù)字波，所以兩個相鄰的上升沿之間持續(xù)的時間為周期，T=10ms 頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%1.2數(shù)制將以下十進制數(shù)轉(zhuǎn)換為二進制數(shù)，八進制數(shù)和十六進制數(shù)要求轉(zhuǎn)換誤差不大于2-42127 4解：2 127D= 27 -1= 10000000B-1= 1111111B=

2、177 O= 7F H4丨 D=(10.1011)B=(2.54)0=(2.B)H1.4二進制代碼將以下十進制數(shù)轉(zhuǎn)換為8421BCD碼：143 3254.25 解：43D= 01000011BCD試用十六進制寫書以下字符繁榮ASC H碼的表示：P281+ 2 3you (4)43解：首先查出每個字符所對應(yīng)的二進制表示的asc n碼，然后將二進制碼轉(zhuǎn)換為十六進制數(shù)表示。(1) “ + 的 ASC n 碼為 0101011,那么00101011B= 2BH(2) 的 ASC n 碼為 1000000,(01000000)B=(40)H(3) you的 ASC n碼為本 1111001,110111

3、1,1110101對應(yīng)的十六進制數(shù)分別為79,6F,75(4) 43的ASC n碼為0110100,0110011對應(yīng)的十六緊張數(shù)分別為34,331.6邏輯函數(shù)及其表示方法在圖題中，輸入信號A , B'的波形，畫出各門電路輸出L的波形。O LAB，L人解：為與非，(b)為同或非，即異或第二章邏輯代數(shù)習題解答用真值表證明以下恒等式(3) A® =B AB AB+ A® B=AB+AB解：真值表如下ABA®BABABA®BAB+AB0001011011000010100001100111由最右邊2欄可知，A®B與AB+AB的真值表完全相同。

4、用邏輯代數(shù)定律證明以下等式(3) A+ABC ACD C D E A CD E+ + + () = +解：A+ABC ACD C D E+ + + ()= A(1 + BC ACD CDE)+=+ A ACD CDE+=+ A CD CDE+ = + A CD+ E2.1.4 用代數(shù)法化簡以下各式 ABC B( +C)解：ABCB( +C)- =+ + (A B C B C)( + )=AB AC BB BC CB C+ + + + =AB C A B B+ ( + + + 1)=AB C+(6) (A+ + + + B A B AB AB)()()()解：(A+ + + + B A B AB

5、 AB)()()(=A B?+ A B?+ (A+ B A)(+ B) =B + AB + AB =AB+B =A+B=AB(9) ABCD ABD BCD ABCBD BC+ + +解: ABCD ABD BCD ABCBD BC+ += ABC D D ABD BC D C( + + )+ ( + ) =B AC AD C D( + + ) =B A C AD( + + +_) =B"A C D( + + ) =AB BC BD+ +畫出實現(xiàn)以下邏輯表達式的邏輯電路圖，限使用非門和二輸入與非門(1) L = AB+ AC- L = DAC+ )A700B131C1D 11 L/A

6、BCtX + )L的最簡與或表達式222 函數(shù)LA, B, C, D的卡諾圖如下列圖，試寫出函數(shù)01111000R101111110111解：L(ABCDBCDBCDBCDABD+用卡諾圖化簡以下個式解：ABCD ABCD AB AD ABC+ + = ABCD ABCD ABC C D D AD B B C C ABC D D+ ( + )( + + )( + )( + + ) ( + ) = ABCD ABCD ABCD ABCD ABCD ABCD ABCD+ +6L A B C D(,)=m(0,2,4,6,9,13)+ 呂(1,3,5,7,11,15)解：L= + A D7L A B

7、 C D(,解：)=爲(0,13,14,15)+ Zd(1,2,3,9,10,11)L AD AC AB=+ +2.2.4 邏輯函數(shù) L AB BC CA=+，試用真值表，卡諾圖和邏輯圖限用非門和與非門表示解:1由邏輯函數(shù)寫出真值表ABCL000000110101011110011011110111102由真值表畫出卡諾圖a1)Tjaixy3由卡諾圖，得邏輯表達式labbcac +用摩根定理將與或化為與非表達式L = AB + BC + AC = AB BC AC?4由函數(shù)的與非-與非表達式畫出邏輯圖第三章習題3.1 MOS邏輯門電路根據(jù)表題 所列的三種邏輯門電路的技術(shù)參數(shù)，試選擇一種最適宜工

8、作在高噪聲環(huán)境下的門電路。表題邏輯門電路的技術(shù)參數(shù)表VoH (min) /VVoL(max) /VVlH (min) /V/Il (max) /V邏輯門a2.40.420.8邏輯門b3.50.22.50.6邏輯門c4.20.23.20.8解：根據(jù)表題 所示邏輯門的參數(shù)，以及式和式，計算出邏輯門A的高電平和低電平噪聲容限分別為：/nHA =Voh (min)/iH (min)2V=0.4VVNLA(max) =VlL(max) /oL(max) 0.4V=O.4V同理分別求出邏輯門 B和C的噪聲容限分別為：VnHB =1VVnlb =0.4VVnHC =1V VnLC=0 6電路的噪聲容限愈大，

9、其抗干擾能力愈強，綜合考慮選擇邏輯門c根據(jù)表題所列的三種門電路的技術(shù)參數(shù)，計算出它們的延時-功耗積，并確定哪一種邏輯門性能最好表題邏輯門電路的技術(shù)參數(shù)表tpLH / nstpHL / nsPd /mW邏輯門a11.216邏輯門b568邏輯門c10101解:延時-功耗積為傳輸延長時間與功耗的乘積，即DP= tpdPD根據(jù)上式可以計算出各邏輯門的延時-功耗分別為DPA =tPLH + tPHL PD =(1 1.2)+ ns *16mw=17.6* 10-12 J=17.6PJ2 2同理得出：DPb =44PJ DPc =10PJ邏輯門的DP值愈小，說明它的特性愈好，所以邏輯門 C的性 能最好.為

10、什么說74HC系列CMOS與非門在+5V電源工作時，輸入端在以下四種接法下都屬于邏輯 0: (1)輸入端接地；輸入端接低于 1.5V的電源；輸入端接同類與非門的輸出低電壓0.1V;輸入端接10k Q的電阻到地.解:對于74HC系列CMOS門電路來說，輸出和輸入低電平的標準電壓值為：Vol =0.1V, Vil =1.5V,因此有：(1) Vi =0< V=1.5V,屬于邏輯門0 Vi <1.5V= Vil ,屬于邏輯門0 Vi <0.1<Vil =1.5V,屬于邏輯門01uA,在10k Q電阻上產(chǎn)生的壓降小于10mV即Vi(4)由于CMOS管的柵極電流非常小，通常小于&

11、lt;0.01V< Vil=1.5V,故亦屬于邏輯0.求圖題所示電路的輸出邏輯表達式 解:圖解所示電路中-L1= AB ,L2= BC ,L3= D ,L4實現(xiàn)與功能，即L4=L1? L2? L3,而L= L4 E ,所以輸出邏輯表達式為L= AB BC D E圖題表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中n個三態(tài)門的輸出接到數(shù)據(jù)傳輸總線，D1 , D2 ,Dn為數(shù)據(jù)輸入端，CS1, CS2CSn為片選信號輸入端.試問：(1) CS信號如何進行控制，以便數(shù)據(jù)D1,D2,Dn通過該總線進行正常傳輸；(2)CS信號能 否有兩個或兩個以上同時有效 ？如果出現(xiàn)兩個或兩個以上有效 ，可能發(fā)生什么情況？(3

12、)如果 所有CS信號均無效，總線處在什么狀態(tài)？解: (1)根據(jù)圖解 可知片選信號 CS1, CS2CSn為高電平有效，當CSi=1時第i個三態(tài)門被選中，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上，根據(jù)數(shù)據(jù)傳輸?shù)乃俣龋謺r地給CS1,CS2CSn端以正脈沖信號，使其相應(yīng)的三態(tài)門的輸出數(shù)據(jù)能分時地到達總線上，即總(2) CS信號不能有兩個或兩個以上同時有效，否那么兩個不同的信號將在總線上發(fā)生沖突線不能同時既為0又為1.(3) 如果所有CS信號均無效，總線處于高阻狀態(tài)試分析所示的CMOSCD解：對于圖題a所示的CMOS電路，當EN =0時，TP2和均導通， 和TN2TP1 Tw構(gòu)成的反相器正常工作，L= A，當

13、EN =1時，和 均截止，無論 Tp2Tn2 A為高電平還是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解所示，該電路是低電平使能三態(tài)非門，其表示符號如圖題解a所示。圖題 b所示CMOS電路，EN =0時，導通，或非門翻開，和 構(gòu)成反Tp2Tp1Tn1相器正常工作，L=A ;當EN =1時，截止，或非門輸出低電平，使截止，輸出端Tp2 Tn1處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其表示符號如圖題解b所示。同理可以分析圖題c和圖題 d所示的 CMOS電路，它們分別為高電平使能三態(tài)緩沖器和低電平使能三態(tài)非門，其表示符號分別如圖題c和圖題d所示。AL00101010高阻11a而AL0000111

14、0高阻11高阻bENAL00高阻01高阻100111cEW'AL00101010高阻11高阻d322為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏輯1: 1輸入端懸空；2輸入端接高于2V的電源；3輸入端接同類與非門的輸出高電壓；4輸入端接10k Q的電阻到地。解：1參見教材圖電路，當輸入端懸空時，管的集電結(jié)處于正偏，Vcc作用于Ti的集電結(jié)和T2 ,T3管的發(fā)射結(jié)，使 T2 ,T3飽和，使T2管的集電極電位Vc2=Vces2+VBE3,而 T4管假設(shè)要導通 VB2=V c2?VE4+V D,故 T4截止。又因 T3飽和導 通，故與非門輸出為低電平，由上分析，與非門輸入懸空時相當

15、于輸入邏輯1。(2) 當與非門輸入端接高于2V的電源時，假設(shè) T1管的發(fā)射結(jié)導通，那么VBE1 , T1管的基極電位 Vb>2+ G。而 Vb1 >2.1V時，將會使 T1的集電結(jié)處于正偏，T2, T3處于飽和狀態(tài)，使 T4截止，與非門輸出為低電平。故與非門輸出端接高于2V的電源時，相當于輸入邏輯1。(3) 與非門的輸入端接同類與非門的輸出高電平3.6V輸出時，假設(shè) 管導通，那么 Vb1。 而假設(shè) Vb1>2.1V時，將使的集電結(jié)正偏，T2, T3處于飽和狀態(tài)，這時Vb1被鉗位在 ，即 T1的發(fā)射結(jié)不可能處于導通狀態(tài)，而是處于反偏截止。由12，當Vb1，與非門輸出為低電平。(

16、4) 與非門輸入端接 10k Q的電阻到地時，教材圖的與非門輸入端相當于解圖RI所示。這時輸入電壓為V匸疏"肚Vcc-Vbe=10/ 10+4。假設(shè)T1導通,那么 Vbi=3.07+ Vbe=3.07+0.5=3.57 V。但 Vbi 是個不可能大于 2.1V 的。當 Vbi=2.1 V 時，將 使管的集電結(jié)正偏，T2, T3處于飽和，使 Vbi被鉗位在，因此，當 Ri=10k Q時，T1 將處于截止狀態(tài)，由1丨這時相當于輸入端輸入高電平。-_L323設(shè)有一個74LS04反相器驅(qū)動兩個 74ALS04反相器和四個 74LS04反相器。1問驅(qū) 動門是否超載？2假設(shè)超載，試提出一改進方案

17、；假設(shè)未超載，問還可增加幾個74LS04 門？解：1根據(jù)題意，74LS04為驅(qū)動門，同時它有時負載門，負載門中還有74LS04。從主教材附錄 A查出74LS04和74ALS04的參數(shù)如下不考慮符號74LS04 : |oi_max=8mA, Ioh max =0.4mA; I iHmax=0.02mA.4 個 74LS04 的輸入電流為：4 |iL(max)=4 X0.4mA=1.6mA,4 I ih (max) =4 X 0.02mA=0.08mA2 個 74ALS04 的輸入電流為：2 IiL(max)=2 X0.1mA=0.2mA,2 I IH max =2 X。 拉電流負載情況下如圖題解

18、a所示，74LS04總的拉電流為兩局部，即4個74ALS04的高電平輸入電流的最大值4 lIHmax=0.08mA電流之和為0.08mA+0.04mA=0.12mA.而74LS04能提供 0.4mA的拉電流，并不超載。 灌電流負載情況如圖題解b所示，驅(qū)動門的總灌電流為 1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流，也未超載。2從上面分析計算可知,圖題所示為集電極門74LS04所驅(qū)動的兩類負載無論書灌電流還是拉電流均未超74LS03驅(qū)動5個CMOS邏輯門， OC門輸管截止時從主教材附錄 A查得74LS03的參數(shù)為：VoH(min) , VoL(max) , loL(ma

19、x) =8mA.根據(jù)式形式可以計算出上拉電阻的值。灌電流情況如圖題解a所示，74LS03 輸 出為低 電平，|il total()=5 IIL =5 x 0.001mA=0.005mA,有Rp(min) =VDD - V°L(max) =(5- 4)V| OL(max) - | IL total ()(8- 0.005)mA拉電流情況如圖題解 b所示，74LS03輸出為高電平，I|H total()=5 I|H =5 x 0.001mA=0.005mA由于VOH(min) <VlH(min)為了保證負載門的輸入高電平，取VOH(min) =4V有Rp(max) = VDD -

20、VCH(min)=(5- 4)V Q|OL total () +| IH total ()-0.005)mA綜上所述，Rp的取值范圍為QQ設(shè)計一發(fā)光二極管(LED)驅(qū)動電路，設(shè)LED的參數(shù)為 V =2.5V, |d =4.5Ma;假設(shè) V =5V,當LED發(fā)亮時，電路的輸出為低電平 選出集成門電路的型號，并畫出電路圖.解:設(shè)驅(qū)動電路如圖 題解所示選用74LSO4作為驅(qū)動器件，它的輸出低電平電流IdVILED|oL(max) =8mA, VOL (max)V,電路中的限流電阻Vcc - VV OL (max) (5O.5)VR= -=二444 QmA第四章 組合邏輯 習題解答4. 1. 2組合邏

21、輯電路及輸入波形如圖題所示，試寫出輸出端的邏輯表達式并畫出輸出波形。L = AB+ AB = A B首先將輸入波形分段，然后逐段畫出輸出波形。當A.B信號相同時，輸出為 1,不同時，輸出為 0,得到輸出波形。nrLru如下列圖4. 2. 1試用2輸入與非門設(shè)計一個 3輸入的組合邏輯電路。當輸入的二進制碼小于3時，輸出為0;輸入大于等于3時，輸出為1。解：根據(jù)組合邏輯的設(shè)計過程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡得到最簡與或式，然后根據(jù)要求對表達式進行變換，畫出邏輯圖1設(shè)入變量為輸出變量為L,根據(jù)題意列真值表A B C L000000100100011110011011110111

22、112由卡諾圖化簡，經(jīng)過變換得到邏輯表達式in巧L =+ABCABC *3用2輸入與非門實現(xiàn)上述邏輯表達式B4. 2. 7 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以下條 件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用2輸入與非門設(shè)計該表決電路。解：1丨設(shè)一位教練和三位球迷分別用0時表示不同意，輸出 L表示表決結(jié)果。由此列出真值表A和表示，并且這些輸入變量為 1時表示同意，為 L為1時表示同意判罰，為 0時表示不同意。輸入輸出ABCDL000000001000100001100100001010011000111110000100111

23、010110111110011101111101111112丨由真值表畫卡諾圖由卡諾圖化簡得 L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上式變換為兩變量的與非一一與非運算式L= AB AC AD BCD AB AC AD B CD*3根據(jù)L的邏輯表達式畫出由 2輸入與非門組成的邏輯電路4. 3. 3判斷圖所示電路在什么條件下產(chǎn)生競爭冒險，怎樣修改電路能消除競爭冒險解：根據(jù)電路圖寫出邏輯表達式并化簡得L=A B BC* +當a=o，c=i時，L= + B B有可能產(chǎn)生競爭冒險，為消除可能產(chǎn)生的競爭冒險，增加乘積項使 AC ，使L=A B BC AC* +，修改后的電路如圖4.4.

24、4 試用74HC147設(shè)計鍵盤編碼電路，十個按鍵分別對應(yīng)十進制數(shù)09,編碼器的輸出為8421BCD碼。要求按鍵9的優(yōu)先級別最高，并且有工作狀態(tài)標志，以說明沒有按鍵按下和按鍵0按下兩種情況。解：真值表電路圖】kQXlO446用譯碼器 74HC138和適當?shù)倪壿嬮T實現(xiàn)函數(shù)F=匸丨r丁!.r丁!.J解：將函數(shù)式變換為最小項之和的形式AM4*EC+AEC-bASC - mo +rTU + t +FiF=-74HC138是低電平將輸入變量 A、B、C分別接入端，并將使能端接有效電平。由于有效輸出，所以將最小項變換為反函數(shù)的形式L = ".1'> I，-'：在譯碼器的輸出端

25、加一個與非門，實現(xiàn)給定的組合函數(shù)。J Ei74HC138YoY.Ymy3Y4y5LL4414七段顯示譯碼電路如圖題 試確定顯示器顯示的字符序列IT TBL 74HC45U LE巧Dj坯叫斗""I_II掛 _ LI L14. 4. 14 a所示，對應(yīng)圖題 4. 4, 14 b所示輸人波形,解：當LE=0時，圖題4, 4。 14a所示譯碼器能正常工作。所顯示的字符即為A2A2A1A所表示的十進制數(shù)，顯示的字符序列為0、1、6、9、4。當LE由0跳變1時，數(shù)字4被鎖存，所以持續(xù)顯示 4。L ABC( , ) = Em(126,7).解: 74HC153勺功能表如教材中表解4419

26、所示。根據(jù)表達式列出真值表如下。將變量A、B分別接入地址選擇輸入端、，變量C接入輸入端。從表中可以S1So看出輸出L與變量C之間的關(guān)系，當AB=00時，L= C,因此數(shù)據(jù)端Io接C;當AB=01時，L= , C I1接C;當AB為10和11時，L分別為0和1,數(shù)據(jù)輸入端12和Is分 別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 4419所示。ABCL0000L=C00110101L=C0110100001010110111111輸入輸出應(yīng)用74HC15哄現(xiàn)如下邏輯函數(shù)si1TN0丄12rccII inI0 £_ 1/2 74HC153圖解L 4. lfi解：1. F ABC ABC A

27、BC m m n= +D1=D4=D5=1其他=0 2.Y =AQBQC = (AB AB)OC = AB + ABC + (4B +4B)C =(AB AB)C + AliC + ABCC+4 BC+4BC+4BC=+ m2 +Dq=D?譏6二00 譏工6八L'AABCUk0 A fl-74HC15IYY74HC151Yfa)1 0(b)4, 4. 26試用數(shù)值比擬器74HC85設(shè)計一個8421BCD碼有效性測試電路，當輸人 為8421BCD碼時，輸出為1,否那么為0。解：測試電路如圖題解 4. 4. 26所示，當輸人的08421BCD碼小于1010時，F(xiàn)A v B輸出為1,否那么0

28、為0。1BCO碼輸入 r-A32 N “O1 I IA3A |B古 B空 B i Bo74HC854. 4. 31由4位數(shù)加法器74HC283勾成的邏輯電路如圖題 4。4. 31所示，M和 N為控制端，試分析該電路的功能。解：分析圖題4 . 4, 31所示電路，根據(jù)MN的不同取值，確定加法器74HC283 的輸入端B3B2B1B0的值。當MN= 00時，加法器74HC283的輸人端B3B2B1B& 0000,那么加法器的輸出為 S= I。當MN= 01時，輸入端 B3B2B1B&0010,加法 器的輸出S = I + 2。同理，可分析其他情況，如表題解 4 . 4. 31所示。

29、豪31場5比S00000f+ 1 00I1f+ 3100L0J + 21 101011+5該電路為可控制的加法電路Aj Aj. Aj Bo Bj Bj BjC_J 74HC383 CO5, 5t ®第六章習題答案某時序電路的狀態(tài)表如表題6. 1, 6所示，輸人為 A，試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b,輸人信號 A依次是0、1、0、1、1、1、1，試求其相應(yīng)的輸出。豪6. L6撫恚/軸出厲忿A * Iaq/0b/9*fi/1d/lA/le/lc/06/1d/1解：根據(jù)表題 6。1. 6所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解6. 1。6a所示。當從初態(tài) b開始，依次

30、輸人 0、1、0、1、1、1、1信號時，該時序電路將按圖 題解6，1. 6 b所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為1、0、1、0、1、0、1。no621試分析圖題6。2. 1a所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為 0，試畫出在圖題 6. 2. 1 b所示波形作用下，Q和 z的波形圖。()纖-TLrLrLrLrLrLrLTLrL / uu L_(b)解：狀態(tài)方程和輸出方程:=A®Q'科LTLruTrLrLTLrLrL，LJiQ廠n1u(b)朋題Iff 6, 2, I624分析圖題 6. 2。4所示電路，寫出它的鼓勵方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和

31、狀態(tài)圖。CP解：鼓勵方程狀態(tài)方程Q宀戚；or3 無"死輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解2. 4所示。6. 2 . 4所示，狀態(tài)圖如圖題解6。Q；SA =0A = 10001/o1/t0110/011/tt1000 0«/1100 000/1砥 2.4圖題解6. 2. 4625分析圖題 6. 2 . 5所示同步時序電路，寫出各觸發(fā)器的鼓勵方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。CP解：鼓勵叫=他A；心-狀態(tài)方程方程£二蟲©h "仏。P；4'二并優(yōu)0；®W+>-4tte；+

32、i4p：->(«*«)W"O；"Q；0； "(Q：+0；)輸出方程Z=AQ根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6, 2, 5所示，狀態(tài)圖如圖題解6。2. 5所示。圖2 5X5曲；0；!©切苗也A >0A = I4 >0A = 1WMJMH)/OD01/0IM000/1ooi/e00101D/0101ooo/i010/0(JOO/OOll/O11DOQO/I011/001!100/0011/0tnooo/i011/C用JK觸發(fā)器設(shè)計一個同步時序電路，狀態(tài)表如下績氐3.1Q；弋S0A = 101/0ll/

33、Q01軸厲1011/0Oi/ft11-to/i解：所要設(shè)計的電路有4個狀態(tài)，需要用兩個 JK觸發(fā)器實現(xiàn)。(1) 列狀態(tài)轉(zhuǎn)換真值表和鼓勵表由表題6。3. 1所示的狀態(tài)表和 JK觸發(fā)器的鼓勵表，可列出狀態(tài)轉(zhuǎn)換真值表和對各觸發(fā)器的鼓勵信號，如表題解6. 3。1所示。6.3.10；Q：Aqv1 <?rlY釘K、A氐ooo0I0K1X0 0 11 101X1X0IQ1Q01Kx101i0 0(t0xxaLOO1 10*P1XI01ai0M11X1 1 00 01« 1K11. _ 1 1 11 01K0X1(2) 求鼓勵方程組和輸出方程由表題解6. 3. 1畫出各觸發(fā)器 J、K端和電路輸

34、出端 y的卡諾圖，如圖題解 6. 3. 1 a 所示。從而，得到化簡的鼓勵方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和鼓勵方程話電路(M634試用下降沿出發(fā)的D觸發(fā)器設(shè)計一同步時序電路，狀態(tài)圖如a，S0S1S2的編碼如a解：圖題 6. 3。4b以卡諾圖方式表達出所要求的狀態(tài)編碼方案，即S0= 00, Si = 01,S2= 10, S3為無效狀態(tài)。電路需要兩個下降沿觸發(fā)的D觸發(fā)器實現(xiàn)，設(shè)兩個觸發(fā)器的輸出為 Q1、Q0,輸人信號為 A，輸出信號為 Y0圈題& 14(1 )由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。3. 4所示。無效狀態(tài)的次態(tài)可用無關(guān)項X表示。(2) 畫出鼓勵信號和

35、輸出信號的卡諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫出2個卡諾圖，如圖題解 6. 3。4 a所示。丨Y<)0 00 090 0 1 10d1G1 00fl110 101 0 0V001 0 10 011 1 0XKX1 1 1X翼X(3) 由卡諾圖得鼓勵方程JR輸出方程Y=AQ1(4) 根據(jù)鼓勵方程組和輸出方程畫出邏輯電路圖，如圖題解6. 3. 4 b所示。(5) 檢查電路是否能自啟動。由D觸發(fā)器的特性方程Q « 1 = D，可得圖題解 6. 3, 4b所示電路的狀態(tài)方程組為代入無效狀態(tài) 11,可得次態(tài)為 00,輸出丫=1。如圖(c)(q)d°0試畫出圖

36、題6.5. 1所示電路的輸出Q3 Q0波形，分析電路的邏輯功能。5.1解：74HC194功能由 S1S0控制00保持，01右移10左移11并行輸入當啟動信號端輸人一低電平時，使 S1=1，這時有 So= Sl = 1，移位存放器 74HC194執(zhí)行 并行輸人功能，Q3Q2Q1Q0 = D3D2D1D0 = 1110。啟動信號撤消后，由于 Q o= 0，經(jīng)兩級 與非門后，使 S仁0,這時有 S1S0= 01,存放器開始執(zhí)行右移操作。在移位過程中，因為Q3Q2、Q1、Q0中總有一個為 0，因而能夠維持 S1S0=01狀態(tài)，使右移操作持續(xù)進行下去。其移位 情況如圖題解 6, 5, 1所示。由圖題解6

37、. 5。1可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產(chǎn)生 電路。-jVi_njTn_al I|Q' I I:a|試用上升沿觸發(fā)的 D觸發(fā)器及門電路組成 3位同步二進制加 1計數(shù)器；畫出邏輯圖 解：3位二進制計數(shù)器需要用 3個觸發(fā)器。因是同步計數(shù)器，故各觸發(fā)器的CP端接同一時鐘脈沖源。1列出該計數(shù)器的狀態(tài)表和鼓勵表，如表題解所示(2)用卡諾圖化簡，得鼓勵方程3畫出電路CKCP5-6計敦脈沖匚尸的順睜Q；創(chuàng)Q；XL厳勵信號Q：Q；馮£000000L0011Q0I010(J1920I0011011011J0010041001011015101)101106110

38、11111L7111 0000°0圖題解6. 5. 6用JK觸發(fā)器設(shè)計一個同步六進制加1計數(shù)器解：需要3個觸發(fā)器(1) 狀態(tài)表，鼓勵表5.10計獨鈦沖CP的順序理Q；A厳助信號0；Q；EJ,hA 焉00o0r o oiQx0X1K10e1甘i00X1KX120100 1z0MX01X3A11I00IXX1X141百1 01X0QK1X51fl10 00X1 0xx1i1XXXXXXXitX11iXXXXXKXk(2) 用卡諾圖化簡得鼓勵方程(3) 畫出電路圖圖題鶴6 5. 10(4) 檢查自啟動能力。當計數(shù)器進入無效狀態(tài)110時，在CP脈沖作用下，電路的狀態(tài)將按110t 111t 0

39、00變化，計數(shù)器能夠自啟動。試用74HCT161設(shè)計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù)10011111。解：由設(shè)計要求可知， 74HCT161在計數(shù)過程中要跳過 00001000九個狀態(tài)而保存 1001 1111七個狀態(tài)。因此，可用“反應(yīng)量數(shù)法實現(xiàn)：令74HCT161的數(shù)據(jù)輸人端 D3D2D1D0=1001，并將進位信號 TC經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計的電路如圖題解6。5. 15所示。161為異步清零，同步置數(shù)。CR CET% 巧 D： OjCBP7HCT1S1>CP小Qi Qi Qj Qi圖題樓fi. 5, !5試分析電路，說明電路是幾進制計數(shù)器解：兩片 =256個不

40、同的狀態(tài)。而用“反應(yīng)置數(shù)法構(gòu)成的圖題 所加的數(shù)據(jù) 01010010,它所對應(yīng)的十進制數(shù)是82,開始計數(shù)，跳過了82個狀態(tài)。因此，該計數(shù)器的模計數(shù)器。74HCT161級聯(lián)后，最多可能有 162 6. 5。18所示電路中，數(shù)據(jù)輸人端 說明該電路在置數(shù)以后從01010010態(tài)M=255 82 = 174,即一百七十四進制試用74HCT161構(gòu)成同步二十四一制計數(shù)器，要求采用兩種不同得方法。解：因為 M=24，有16V M V 256,所以要用兩片 74HCT161。將兩芯片的 CP端直接與 計數(shù)脈沖相連，構(gòu)成同步電路，并將低位芯片的進位信號連到高位芯片的計數(shù)使能端。用“反應(yīng)清零法或“反應(yīng)置數(shù)法跳過256 24= 232個多余狀態(tài)。反應(yīng)清零法：利用 74HCT161的“異步清零功能，在第24個計數(shù)脈沖作用后，電路的輸出狀態(tài)為 00011000時，將低位芯片的Q3及高位芯片的 Q0信號經(jīng)與非門產(chǎn)生清零信號，輸出到兩芯片的異步清零端，使計