1、西南交通大學微電子研究所西南交通大學微電子研究所I Institute ofnstitute of M Microelectronics icroelectronics SWJTUSWJTU第6章 數字脈沖波形變換與生成數字電子技術基礎教學要求1.正確理解單穩態觸發器、多諧振蕩器的電路組、工作原理及主要指標計算。2.掌握555定時器的工作原理，以及由555定時器組成的多諧、單穩、施密特觸發器的電路結構、工作原理及參數計算。第2章 半導體晶體管及基本邏輯門電路6.1 單穩態觸發器6.2 多諧振蕩器6.3 555定時器及其典型應用6.1 單穩態觸發器6.1.1 單穩態觸發器基本原理6.1.2 集成

2、單穩態觸發器6.1.1 單穩態觸發器基本原理單穩態觸發器（Monostable Multivibrator，或稱One-shot）是一種重要的數字脈沖整形電路。其特點包括：1. 它存在穩態和暫穩態兩個不同的工作狀態，在輸入脈沖邊沿作用下，單穩態觸發器能從穩態翻轉至暫穩態。但暫穩態不能保持，僅能維持一段時間。2. 這個脈沖寬度由其內部的延時電路決定，延時電路可以用RC網絡或者是反相器鏈來實現。之后將自動返回穩態。3. 按邊沿觸發方式，單穩態觸發器可分為雙邊沿觸發、下降沿觸發、上升沿觸發三種。一、積分型單穩態觸發器一、積分型單穩態觸發器基本的延時單元可以是由RC網絡構成，設供電電壓為VDD、CMO

3、S反相器門限為0.5VDD，由電路分析知識可知其延時為tD=RCln2：（1 1）雙邊沿觸發）雙邊沿觸發7在靜止狀態，XOR的兩個輸入相同，因此輸出為低電平。在輸入翻轉時會由于延時單元的延時作用使得XOR的兩個輸入不同，從而形成一個高脈沖，脈沖的寬度取決于延時的時間：雙邊沿觸發單穩態觸發器及其工作時序（2 2）下降沿觸發）下降沿觸發8在靜止狀態，或非門G2的兩個輸入不同，因此輸出為低電平。在輸入向下翻轉時會由于延時單元的延時作用使得G2的兩個輸入均為低電平，從而形成一個高脈沖輸出，脈沖的寬度取決于延時的時間:雙邊沿觸發單穩態觸發器及其工作時序（3 3）上升沿觸發）上升沿觸發9在靜止狀態，與門G

4、2的兩個輸入不同，因此輸出為低電平。在輸入向上翻轉時會由于延時單元的延時作用使得G2的兩個輸入均為高電平，從而形成一個高脈沖輸出，脈沖的寬度取決于延時的時間：雙邊沿觸發單穩態觸發器及其工作時序積分型單穩態觸發器采用了積分延時單元，具有抗干擾能力較強的特點，但這樣導致其邊沿較差的缺點。此外，上述基本的積分型單穩態觸發器必須在觸發脈沖的寬度大于輸出脈沖寬度時方能正常工作。如果想使上述電路在窄脈沖的觸發下能夠正常工作，可以采用下圖所示的改進電路：窄脈沖可觸發的積分型單穩態觸發器窄脈沖可觸發的積分型單穩態觸發器由于穩態時vO3與vA反相，使用vO一定輸出為高電平，當vI為高電平時，vO3為低電平，輸出

5、vO保持為高電平，穩態時vA為高電平。當負脈沖加到vI時，使得vO3立即變高，vO1跳變為低電平，vA由于積分器作用將緩慢下降，在下降到G2的門限電壓之前vO跳變為低電平，并通過G3鎖定vO3為高，這時G3不再由vI控制（也即與vI脈沖寬度無關），僅當vA下降到G2的門限電壓下之后，vO跳變回高電平，回到穩態。二、微分型單穩態觸發器二、微分型單穩態觸發器在穩態下在穩態下vI=0、vd=0、vI2= VDD，故，故vO=0、vO1= VDD，電容電容C上沒有電壓差。上沒有電壓差。當觸發脈沖加到當觸發脈沖加到vI時，在時，在Cd和和Rd構成的微分電路輸出構成的微分電路輸出端端vd將得到很窄的由微分

6、運算得到的正負脈沖。將得到很窄的由微分運算得到的正負脈沖。其正脈沖將觸發其正脈沖將觸發vO1為低電平，由于電容電壓不可突變，為低電平，由于電容電壓不可突變，將進一步拉低將進一步拉低vI2到到0，使得，使得vO跳變為高電平，從而鎖定跳變為高電平，從而鎖定vO1為低電平；為低電平；當當vd的負脈沖來臨后也對的負脈沖來臨后也對G1的輸出沒有影響。的輸出沒有影響。而而vI2將被將被VDD充電而不斷升高，當達到充電而不斷升高，當達到G2的門限電壓的門限電壓后，后，vO跳變為低電平，觸發跳變為低電平，觸發vO1跳變為高電平，從而進跳變為高電平，從而進一步推高一步推高vI2為高電平（被為高電平（被G2內部的

7、保護電路鉗位），內部的保護電路鉗位），vO維持低電平，回到穩態。維持低電平，回到穩態。可見基本微分型單穩態觸發器可以直接用窄脈沖觸發，可見基本微分型單穩態觸發器可以直接用窄脈沖觸發，且對第一級微分電路時間常數不敏感。且對第一級微分電路時間常數不敏感。微分型單穩態觸發器6.1.2 集成單穩態觸發器在TTL和CMOS工藝下均有多種集成單穩態觸發器供板級電路設計選擇，例如74121、74122、74HC123、MC14098、MC14528等等。它們根據觸發特性的不同可分為：可重復觸發和不可重復觸發兩類：(a)上升沿觸發且不可重復觸發 (b)下降沿觸發且可重復觸發一、TTL集成單穩態觸發器（1）電路

8、架構門G5、G6、G7A、G7B和外接電阻Rext、外接電容Cext組成微分型單穩態觸發器，輸出脈沖的寬度由外接電阻Rext、外接電容Cext決定。芯片內部內置有電阻Rint=2 k也可為Cext充電，此時需要將9腳接VCC。74121原理圖及其定時器電容器、電阻器的連接方式(a)內部原理圖 (b)使用外置電阻 (c)使用內置電阻(a)(b)(c)（2）工作特性74121典型工作波形74121功能表二、CMOS集成單穩態觸發器Cext和 Rext分別為外接定時電容和電阻。A為下降沿觸發輸入，B為上升沿觸發輸入，RD為置零輸入端，Q和Q是兩個互補的輸出端。PMOS管MP1用于對vC快速置1，實現

9、對輸出的清零動作；NMOS管Mn1用于實現對vC的快速放電動作；當且僅當MP1和MN1均關閉時Rext和Cext正常充電。 MC14528內部結構(1)電路架構典型工作波形MC14528功能表(2)工作特性三、集成單穩態觸發器的應用在實際的數字信號可能會由于設計原因（如：競爭冒險）、或者環境原因（如噪聲耦合）引入窄脈沖干擾，引起后續電路誤動作。通過單穩態觸發器的輸出去驅動D觸發器，就可以濾除脈寬小于單穩態觸發器脈寬的脈沖信號，通過合理的R、C取值，達到消除干擾的目的。窄脈沖噪聲消除電路(a) 電路圖 (b) 工作波形6.2 多諧振蕩器6.2.1 基于CMOS反相器門的多諧振蕩器電路6.2.2

10、基于施密特電路的多諧振蕩器電路6.2.3 石英晶體多諧振蕩器6.2.1 基于CMOS反相器門的多諧振蕩器電路基于CMOS反相器門的多諧振蕩器電路工作波形（1）電容充電過程）電容充電過程假設在t=0時刻vI1=0，電容電壓為0，vI1與vO2為低電平, vO1為高電平，電源通過R為C充電，vI1電壓開始上升。當vI1電壓達到VTH時，vO1跳變為低電平，vO2跳變為高電平，從而進一步抬升vI1電壓（該電壓受CMOS反相器內部保護電路限制），vO1保持低電平，C開始向地放電，這時進入電容放電過程。基于CMOS反相器門的多諧振蕩器電路工作波形（2）電容放電過程）電容放電過程隨著電容的不斷放電，vI1

11、下降，當vI1下降到VTH時，vO1跳變為高電平，vO2跳變為低電平，從而進一步拉底vI1電壓（該電壓受CMOS反相器內部保護電路限制），vO1保持為高電平，開始對C充電，這時進入電容充電過程。其充放電時間為1lnDDnDDTHVVTRCVV 2lnlnnDDpnDDpnTHnTHVVVVVVTRCRCVVVV 若忽略過沖電壓，則可寫為：1lnDDDDTHVTRCVV2lnDDTHVTRCV則其諧振周期為：212lnDDTHDDTHVTTTRCVVV若考慮CMOS反相器的門限VTH=1/2VDD，則有周期及占空比為：ln41.4TRCRC150%TDT6.2.2 基于施密特電路的多諧振蕩器電路

12、22（1）電容充電過程）電容充電過程假設電容初始電壓為0,則vI為低電平，vO為高電平并通過R為C充電。在電容充電過程中，vI不斷增長，當達到VT+時，vO跳變為低電平，這時通過R對C進行放電，電路進入電容放電過程。（2）電容放電過程）電容放電過程隨著電容的不斷放電，vI開始下降，當vI低于VT-時，vO跳變為高電平，并通過R開始向C充電，電路進入電容充電過程。 基于施密特電路的多諧振蕩器電路工作波形基于施密特電路的多諧振蕩器電路工作波形其充放電時間分別為：1lnDDTDDTVVTRCVV20lnln0TTTTVVTRCRCVV可見通過R和C的調節即可改變其工作頻率。振蕩周期為:12lnDDT

13、TDDTTVVVTTTRCVVV6.2.3 石英晶體多諧振蕩器在一些數字電路設計中，需要穩定的頻率源，如數字時鐘的時鐘信號頻率穩定性決定著計時的準確性。而前面用門電路構建的多諧振蕩器振蕩頻率主要取決于電路充、放電時間，容易受到器件特性、工作環境的影響，所以頻率穩定性不高。在多諧振蕩器中引入石英晶體器件是多諧振蕩器穩頻的一種重要方法。24(a)石英符號 (b)石英電抗諧振特性 (c)石英晶體多諧振蕩器電路圖(a)(b)(c)它有一個串聯諧振頻率它有一個串聯諧振頻率fs（諧振時阻抗為零，相對于諧振時器件短路），和（諧振時阻抗為零，相對于諧振時器件短路），和一個并聯諧振頻率一個并聯諧振頻率fP（諧振

14、時阻抗為無窮大，相對于諧振時器件開路）（諧振時阻抗為無窮大，相對于諧振時器件開路）;(c)給出了回路中串聯石英晶體的多諧振蕩器電路，這里利用電阻給出了回路中串聯石英晶體的多諧振蕩器電路，這里利用電阻R將反相器將反相器偏置于線型放大區（一般，偏置于線型放大區（一般，TTL門為門為1 k,CMOS門為門為10M左右），形成反左右），形成反向放大器，并采用隔離電容向放大器，并采用隔離電容C1實現反相器實現反相器G1和和G2之間的耦合。利用之間的耦合。利用C2與與R構構成一個頻率極點形成模擬低通濾波器響應，從而抑制高次諧波（設計上使成一個頻率極點形成模擬低通濾波器響應，從而抑制高次諧波（設計上使2RC

15、2fs1）。石英晶體連接兩個反向放大器形成正反饋環路，電路僅僅在石）。石英晶體連接兩個反向放大器形成正反饋環路，電路僅僅在石英晶體的串聯諧振頻率英晶體的串聯諧振頻率fs處實現良好的正反饋振蕩，由于石英晶體處實現良好的正反饋振蕩，由于石英晶體Q值較高，值較高，具有較強的頻率選擇特性（相當于一個帶通濾波器），所以振蕩頻率就僅取具有較強的頻率選擇特性（相當于一個帶通濾波器），所以振蕩頻率就僅取決于石英晶體的串聯諧振頻率決于石英晶體的串聯諧振頻率fs，具有非常高的穩定度，具有非常高的穩定度.帶整形緩沖級的石英晶體多諧振蕩器其波形并非方波，并且輸出驅動能力也有限，實際應用中可在輸出端再加入一級反相器：6

16、.3 555定時器及其典型應用6.3.1 555定時器原理6.3.2 555定時器的應用6.3.1 555定時器原理555定時器是一種模-數混合信號集成電路，由Hans Camenzind在Signetics公司設計完成，于1972年推出后，由于其使用靈活、方便，在波形的產生與變換、信號控制與檢測等領域都得到了極為廣泛的應用，國際上各主要的電子器件公司也都相繼生產了各自的555定時器芯片產品。依據工藝不同可分為雙極型和CMOS兩種類型的產品，其芯片架構與工作原理基本相同，芯片外部排列也相同，一般來說雙極性555定時器芯片驅動能力較強，CMOS型555定時器芯片驅動能力較弱，但具有低功耗的特點。

17、它主要包括模擬比較器C1和C2，與非門G1和G2構成的RS鎖存器，NPN晶體三極管Q1構成的放電開關。其中：第3引腳vO出數字電平信號；第4引腳RD（低電平有效）是輸出置零端；Q1可對第7引腳vOD進行放電，第1引腳為GND；第6引腳vI1是比較器C1的負輸入端口（稱為閾值端），第2引腳vI2是比較器C2的正輸入端口（稱為觸發端），三個5 k相同的串聯電阻構成對供電電壓VCC(第8引腳)的分壓網絡，為比較器C1和C2分別提供VR1=2/3VCC和VR2=1/3VCC的默認門限電壓，當外部控制電壓驅動引腳VCO（第5引腳）接固定電壓時，則有VR1=vCO, VR2=1/2vCO。且一直都有VR2

18、=1/2VR1。 (a)555定時器電路結構(b) 555定時器封裝引腳順序輸入輸入輸出輸出RDvI1vI2vOQ1低xx低導通高VR1VR2低導通高VR2保持保持高VR1VR1VR2高關斷555定時器功能表定時器功能表6.3.2 555定時器的應用一、構成施密特觸發器將555定時器芯片第6引腳和第2引腳接在一起形成電路輸入vI，將第5引腳接0.01F旁路電容以濾除比較器門限電壓噪聲，第7引腳懸空，第4引腳接VCC以使芯片正常工作：如果vI由0開始以恒定斜率上升時，當vI1/3VCC時，R=高、S=低，輸出vO為高；當1/3VCCvI2/3VCC時，R=低、S=高，輸出vO跳變為低。如果vI由

19、高開始以恒定斜率下降時，當 vI2/3VCC時，R=低、S=高，輸出vO為低；當1/3VCCvI2/3VCC時，R=高、S=高，輸出vO維持為低；當vIVCC/3）時，如果芯片上電后RS鎖存器Q=0 0時，vO=0 0，Q1導通，vC=0，R=1 1、S=1 1，RS鎖存器保持狀態不變；如果芯片上電后RS鎖存器Q=1 1時，vO=1 1，Q1截止，電源通過R向C充電，vC上升到2VCC/3時，R=0 0,S=1 1，鎖存器Q=0 0，vO輸出低電平，而后vC被放電為低電平，R=1 1、S=1 1，RS鎖存器保持狀態不變。所以當vI處于高電平（vIVCC/3）時vO為低、vC為低。暫穩態分析：暫穩態分析：當vI由高電平跳變為電平形成短脈沖觸發信號（vIVCC/3），S=0 0，vO跳變為高電平，Q1關斷，vC開始上升，短暫時間后vI跳回電平，這時S=1 1、R=1 1,電路進入暫穩態。當vC充電至2VCC/3時，R=0 0、S=1 1，vO跳變為低電平，Q1導通，然后將vC拉為低電平，R=1 1、S=1 1，系統保持為穩態（vO為低、vC為低）。35忽略NPN開關Q1產生的開關導通壓差，則