1、實用電工電子技術基礎實用電工電子技術基礎 模塊模塊八八 時序邏輯電路分析與測試時序邏輯電路分析與測試v8.1 8.1 觸發(fā)器的認識及功能測試觸發(fā)器的認識及功能測試v8 8.2 .2 寄存器及計數(shù)器電路特點及測試寄存器及計數(shù)器電路特點及測試v8.3 8.3 常用中規(guī)模時序邏輯電路功能及應用常用中規(guī)模時序邏輯電路功能及應用實用電工電子技術基礎實用電工電子技術基礎v知識與技能要點知識與技能要點v時序邏輯電路與組合邏輯電路的差別；時序邏輯電路與組合邏輯電路的差別；v基本觸發(fā)器的電路組成和工作原理，基本的基本觸發(fā)器的電路組成和工作原理，基本的RS觸發(fā)器、鐘控觸發(fā)器、鐘控RS觸發(fā)器、觸發(fā)器、D和和JK等觸

2、發(fā)器等觸發(fā)器的邏輯功能；的邏輯功能； v觸發(fā)器的記憶作用，各種觸發(fā)器功能的幾種描觸發(fā)器的記憶作用，各種觸發(fā)器功能的幾種描述方法。述方法。8.1 8.1 觸發(fā)器的認識及功能測試觸發(fā)器的認識及功能測試實用電工電子技術基礎實用電工電子技術基礎8.1.1基本基本RS觸發(fā)器的認識及功能測試觸發(fā)器的認識及功能測試 觀察觀察右右圖數(shù)字式秒表，當啟動按鈕圖數(shù)字式秒表，當啟動按鈕按下時開始計時，停止按鈕按下時停止按下時開始計時，停止按鈕按下時停止計時，但應停留在當前計時狀態(tài)，啟動計時，但應停留在當前計時狀態(tài)，啟動按鈕再次按下時可在原來的時間上累計按鈕再次按下時可在原來的時間上累計計時。顯然，計時的狀態(tài)與電路原來

3、的計時。顯然，計時的狀態(tài)與電路原來的狀態(tài)有關，這就需要含有記憶功能的存狀態(tài)有關，這就需要含有記憶功能的存儲元件儲元件觸發(fā)器，在數(shù)字式秒表中啟觸發(fā)器，在數(shù)字式秒表中啟動和計時按鈕使用的是基本動和計時按鈕使用的是基本RS觸發(fā)器。觸發(fā)器。實用電工電子技術基礎實用電工電子技術基礎1 1時序邏輯電路基本概念時序邏輯電路基本概念（1）時序邏輯電路與組合邏輯電路的區(qū)別 組合邏輯電路在任一時刻的輸出信號僅僅與當時的輸入信號有關；而時序邏輯電路在任一時刻的輸出信號不僅與當時的輸入信號有關，而且與電路原來的狀態(tài)有關。從結構上看，組合邏輯電路僅由若干邏輯門組成，沒有存儲電路，因而無記憶能力；而時序邏輯電路除包含組合

4、電路外，還含有存儲電路，因而有記憶功能。實用電工電子技術基礎實用電工電子技術基礎（2）組合邏輯電路的基本單元是門電路；時序邏輯電路的基本單元是觸發(fā)器。 觸發(fā)器是能夠存儲一位二值信號的基本單元電路，因此我們說觸發(fā)器具有記憶功能，它必須具備以下幾個基本特點： 具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1，或二進制數(shù)的0和1； 根據(jù)不同的輸入信號可以置成1或0狀態(tài)； 在輸入信號消失以后，能將獲得的新狀態(tài)保存下來。1 1時序邏輯電路基本概念時序邏輯電路基本概念實用電工電子技術基礎實用電工電子技術基礎 (3) 觸發(fā)器的分類方式 按電路結構可分為：基本按電路結構可分為：基本RS觸發(fā)器、同步觸發(fā)器

5、、主觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器（包括維持阻塞觸發(fā)器）等，不同電從觸發(fā)器、邊沿觸發(fā)器（包括維持阻塞觸發(fā)器）等，不同電路結構的觸發(fā)器有不同的動作特點。路結構的觸發(fā)器有不同的動作特點。從邏輯功能不同分：RS觸發(fā)器、JK觸發(fā)器、T和T觸發(fā)器、D觸發(fā)器等幾種類型。由于觸發(fā)器具有記憶功能，即觸發(fā)器的狀態(tài)不僅與當時的輸入信號有關，而且與電路原來的狀態(tài)有關，通常我們采用四種方式來描述其功能： 狀態(tài)轉移真值表(狀態(tài)表)；特征方程(狀態(tài)方程)； 狀態(tài)轉移圖(狀態(tài)圖)與激勵表； 波形圖（時序圖）。(4) 觸發(fā)器的功能描述方法1 1時序邏輯電路基本概念時序邏輯電路基本概念實用電工電子技術基礎實用電工電

6、子技術基礎2 2基本基本RSRS觸發(fā)器觸發(fā)器(1) 電路結構與工作原理如上左圖，基本RS觸發(fā)器是由兩個與非門，按正反饋方式閉合而成，也可以用兩個或非門按正反饋方式閉合而成，右圖是其邏輯符號，其中R、S輸入端加上小圓圈表示低電平有效。實用電工電子技術基礎實用電工電子技術基礎2 2基本基本RSRS觸發(fā)器觸發(fā)器(1) 電路結構與工作原理RS門1門2正常情況下，兩個輸出端子應保持狀態(tài)。一對互非的輸入端子字母上面橫杠表示觸發(fā)器的兩個穩(wěn)定狀態(tài)：輸出端Q=1時，觸發(fā)器為 態(tài)；輸出端Q=0時，觸發(fā)器處 態(tài)。實用電工電子技術基礎實用電工電子技術基礎RS門1門2正常情況下，兩個輸出端子應保持狀態(tài)。一對互非的輸入端

7、子字母上面橫杠表示觸發(fā)器的兩個穩(wěn)定狀態(tài)：輸出端Q=1時，觸發(fā)器為 態(tài)；輸出端Q=0時，觸發(fā)器處 態(tài)。(1) (1) 電路結構與工作原理電路結構與工作原理實用電工電子技術基礎實用電工電子技術基礎RS門門1門門2次態(tài)次態(tài)Q n+1=0, Q n+1=1 現(xiàn)態(tài)現(xiàn)態(tài)有有0 0出出1 1全全1 1出出0 0現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)Q n+1=0, Q n+1=1 觸發(fā)器狀態(tài)由觸發(fā)器狀態(tài)由1變?yōu)樽優(yōu)?，置，置0功能！功能！觸發(fā)器狀態(tài)不變，仍為置觸發(fā)器狀態(tài)不變，仍為置0功能！功能！1基本的基本的RS觸發(fā)器的兩個與非門通過反饋線交叉組合觸發(fā)器的兩個與非門通過反饋線交叉組合在一起。只要兩個輸入端狀態(tài)不同且輸入端在一起。

8、只要兩個輸入端狀態(tài)不同且輸入端R= ，無論輸，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為出現(xiàn)態(tài)如何，次態(tài)總是為 ，因此通常把，因此通常把R稱作稱作。(1) (1) 電路結構與工作原理電路結構與工作原理實用電工電子技術基礎實用電工電子技術基礎RS門門1門門2次態(tài)次態(tài)Q n+1=1, Q n+1=0 現(xiàn)態(tài)現(xiàn)態(tài)有有0 0出出1 1全全1 1出出0 0現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)Q n+1=1, Q n+1=0 觸發(fā)器狀態(tài)由觸發(fā)器狀態(tài)由 變?yōu)樽優(yōu)?，置，置1功能！功能！觸發(fā)器狀態(tài)不變，仍為置觸發(fā)器狀態(tài)不變，仍為置1功能！功能！2只要基本只要基本RS觸發(fā)器的兩個輸入端狀態(tài)不同且輸入端觸發(fā)器的兩個輸入端狀態(tài)不同且輸入端S= 處低電

9、平有效態(tài)，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為處低電平有效態(tài)，無論輸出現(xiàn)態(tài)如何，次態(tài)總是為 ，因此通常把因此通常把S稱作稱作。(1) (1) 電路結構與工作原理電路結構與工作原理實用電工電子技術基礎實用電工電子技術基礎RS門門1門門2次態(tài)次態(tài)Q n+1=0, Q n+1=1 現(xiàn)態(tài)現(xiàn)態(tài)全全1 1出出0 0有有0 0出出1 1現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)Q n+1=1, Q n+1=0 觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！3當基本當基本RS觸發(fā)器的兩輸入端狀態(tài)相同均為觸發(fā)器的兩輸入端狀態(tài)相同均為 時，都時，都處無效狀態(tài)。輸出不會發(fā)生改變，繼續(xù)保持原來

10、的狀態(tài)。處無效狀態(tài)。輸出不會發(fā)生改變，繼續(xù)保持原來的狀態(tài)。因此在兩個輸入端同時為高電平時觸發(fā)器起因此在兩個輸入端同時為高電平時觸發(fā)器起。全全1 1出出0 0有有0 0出出1 1(1) (1) 電路結構與工作原理電路結構與工作原理實用電工電子技術基礎實用電工電子技術基礎RS門門1門門2次態(tài)次態(tài)Q n+1=1, Q n+1=1 現(xiàn)態(tài)現(xiàn)態(tài)有有0 0出出1 1 觸發(fā)器的兩個互非輸出端觸發(fā)器的兩個互非輸出端出現(xiàn)相同的邏輯混亂情況，出現(xiàn)相同的邏輯混亂情況，顯然這是觸發(fā)器正常工作條顯然這是觸發(fā)器正常工作條件下不允許發(fā)生的，因此必件下不允許發(fā)生的，因此必須加以防范。須加以防范。4當基本當基本RS觸發(fā)器的兩輸入

11、狀態(tài)相同均為觸發(fā)器的兩輸入狀態(tài)相同均為 時，都處時，都處有效狀態(tài)，此時互非輸出無法正確選擇指令而發(fā)生邏輯混有效狀態(tài)，此時互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時為亂。我們把兩輸入同時為 的狀態(tài)稱為的狀態(tài)稱為，電路正常，電路正常工工作時不允許此情況發(fā)生。作時不允許此情況發(fā)生。有有0 0出出1 1(1) (1) 電路結構與工作原理電路結構與工作原理實用電工電子技術基礎實用電工電子技術基礎（2 2）基本）基本RSRS觸發(fā)器的功能描述觸發(fā)器的功能描述 觸發(fā)器的邏輯功能通常可用狀態(tài)轉移真值表、特征方程狀態(tài)轉移圖(狀態(tài)圖)、狀態(tài)圖、和波形圖進行描述。 狀態(tài)轉移真值表(狀態(tài)表) 將觸發(fā)器的次

12、態(tài)將觸發(fā)器的次態(tài)Q Qn n+1+1與現(xiàn)與現(xiàn)態(tài)態(tài)Q Qn n、輸入信號之間的邏輯、輸入信號之間的邏輯關系用表格形式表示出來，關系用表格形式表示出來，這種表格就稱為狀態(tài)轉移真這種表格就稱為狀態(tài)轉移真值表，簡稱狀態(tài)表。根據(jù)基值表，簡稱狀態(tài)表。根據(jù)基本本RSRS觸發(fā)器的觸發(fā)器的工作原理，其工作原理，其狀態(tài)轉移真值表如表所示。狀態(tài)轉移真值表如表所示。它們與組合電路的真值表相它們與組合電路的真值表相似，不同的是觸發(fā)器的次態(tài)似，不同的是觸發(fā)器的次態(tài)Q Qn n+1+1不僅與輸入信號有關，還不僅與輸入信號有關，還與它的現(xiàn)態(tài)與它的現(xiàn)態(tài)Q Qn n有關，這正體有關，這正體現(xiàn)了時序電路的特點。現(xiàn)了時序電路的特點。

13、0 0 0禁止態(tài)禁止態(tài)0 0 1禁止態(tài)禁止態(tài)0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 實用電工電子技術基礎實用電工電子技術基礎 特征方程特征方程( (狀態(tài)方程狀態(tài)方程) ) S + R= 1(約束條件) 由于基本由于基本RSRS觸發(fā)器不允許輸入同時為低電平，所以加一觸發(fā)器不允許輸入同時為低電平，所以加一約束條件。約束條件。Q n+1 = S + R Q n 描述觸發(fā)器邏輯功能的函數(shù)表達式稱為特征方程或狀描述觸發(fā)器邏輯功能的函數(shù)表達式稱為特征方程或狀態(tài)方程。對態(tài)方程。對真真表次態(tài)表達式進行化簡，可以求

14、得基本表次態(tài)表達式進行化簡，可以求得基本RSRS觸發(fā)器的特征方程為：觸發(fā)器的特征方程為：（2 2）基本）基本RSRS觸發(fā)器的功能描述觸發(fā)器的功能描述實用電工電子技術基礎實用電工電子技術基礎 狀態(tài)轉移圖狀態(tài)轉移圖( (狀態(tài)圖狀態(tài)圖) ) 狀態(tài)轉移圖是用圖形方式來描述觸發(fā)器的狀態(tài)轉狀態(tài)轉移圖是用圖形方式來描述觸發(fā)器的狀態(tài)轉移關系和轉換條件的圖形。移關系和轉換條件的圖形。下下圖為基本圖為基本RSRS觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài)轉移圖。圖中兩個圓圈分別表示觸發(fā)器的兩個穩(wěn)定狀態(tài)，轉移圖。圖中兩個圓圈分別表示觸發(fā)器的兩個穩(wěn)定狀態(tài)，箭頭表示在輸入信號作用下狀態(tài)轉移的方向，箭頭旁的箭頭表示在輸入信號作用下狀態(tài)轉移

15、的方向，箭頭旁的標注表示轉移條件。標注表示轉移條件。 1 0SR觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài)0 1SR1SR1RS 狀態(tài)圖可直觀反映出觸發(fā)器狀態(tài)轉換條件與狀態(tài)轉換結果之間的關系，是時序邏輯電路分析中的重要工具之一。（2 2）基本）基本RSRS觸發(fā)器的功能描述觸發(fā)器的功能描述實用電工電子技術基礎實用電工電子技術基礎 波形圖波形圖 工作波形圖又稱時序波形圖或時序圖，它反映了觸發(fā)工作波形圖又稱時序波形圖或時序圖，它反映了觸發(fā)器的輸出狀態(tài)隨時間和輸入信號變化的規(guī)律，是實驗中器的輸出狀態(tài)隨時間和輸入信號變化的規(guī)律，是實驗中可觀察到的波形。可觀察到的波形。置置0RS保持保持QQ（2 2）基本）基本RS

16、RS觸發(fā)器的功能描述觸發(fā)器的功能描述實用電工電子技術基礎實用電工電子技術基礎（3 3）常用的集成）常用的集成RSRS觸發(fā)器芯片觸發(fā)器芯片 在數(shù)字電路中，凡根據(jù)輸入信號在數(shù)字電路中，凡根據(jù)輸入信號R R、S S情況的不同，具有置情況的不同，具有置0 0、置、置1 1和保持功能的電路，都稱為和保持功能的電路，都稱為RSRS觸發(fā)器。常用的集成觸發(fā)器。常用的集成RSRS觸發(fā)器芯片有觸發(fā)器芯片有74LS27974LS279和和CC4044CC4044等。等。下下圖為圖為其其管腳排列圖：管腳排列圖： 由于基本由于基本RSRS觸發(fā)器是直接由輸入端數(shù)據(jù)信號控制輸出觸發(fā)器是直接由輸入端數(shù)據(jù)信號控制輸出的觸發(fā)器，

17、具有線路簡單、操作方便等優(yōu)點，的觸發(fā)器，具有線路簡單、操作方便等優(yōu)點，因此因此被廣泛應被廣泛應用于鍵盤輸入電路、開關消噪聲電路及運控部件中某些特定用于鍵盤輸入電路、開關消噪聲電路及運控部件中某些特定的場合。的場合。實用電工電子技術基礎實用電工電子技術基礎8.1.28.1.2 同步同步RSRS觸發(fā)器（鐘控觸發(fā)器（鐘控RSRS觸發(fā)器）觸發(fā)器） 1電路結構與工作原理 具有時鐘脈沖控制端的具有時鐘脈沖控制端的RSRS觸發(fā)器稱為鐘控觸發(fā)器稱為鐘控RSRS觸發(fā)器，觸發(fā)器，也稱同步也稱同步RSRS觸發(fā)器。鐘控觸發(fā)器。鐘控RSRS觸發(fā)器的狀態(tài)變化不僅取決于觸發(fā)器的狀態(tài)變化不僅取決于輸入信號的變化，還受時鐘脈沖

18、輸入信號的變化，還受時鐘脈沖CPCP的控制。的控制。門2門1門1和門2構成基本的RS觸發(fā)器SDRD門3門4直接置“ ”端直接置“ ”端門3和門4構成RS引導觸發(fā)器置“ ”輸入端有效置“ ”輸入端有效 CP端子稱為時鐘脈沖控制端。CP=0時無論RS 何態(tài)，觸發(fā)器均保持原態(tài)；CP=1時觸發(fā)器輸出狀態(tài)由R和S狀態(tài)決定。實用電工電子技術基礎實用電工電子技術基礎1.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理當時鐘脈沖CP= 時的情況：1 設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1。正常情況下，直接置0、置1端懸空為“ ”。門2門1SDRD門3門4RSQQ門3和門4因CP=0而有0出1門1有0出1門2全1出0觸

19、發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，保持功能！實用電工電子技術基礎實用電工電子技術基礎當時鐘脈沖CP= 時的情況：1門2門1SDRD門3門4RSQQ若觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0時：門3和門4仍因CP=0而有0出1門1全1出0門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，保持功能！當鐘控RS觸發(fā)器的時鐘脈沖控制端狀態(tài)為低電平“ ”時，無論兩輸入狀態(tài)或輸出現(xiàn)態(tài)如何，觸發(fā)器均保持原來的狀態(tài)不變！換句話說：在CP=0期間鐘控RS觸發(fā)器不能被觸發(fā)，因此狀態(tài)無法改變，為。1.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖C

20、P= 時的情況：2門2門1SDRD門3門4RSQQ此時門3有0出1門1全1出0觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)不變，置1功能！門4全1出01)當輸入R=0，S=1時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門2有0出11.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖CP= 時的情況：2門2門1SDRD門3門4RSQQ此時門3有0出1門1全1出0門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=0觸發(fā)器狀態(tài)由0翻轉為1，置1功能！當時鐘脈沖控制端狀態(tài)為高電平“ ”時，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時只要輸入R=0、S=1

21、，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為。為此把S稱為置1端，高電平有效。門4全1出01)當輸入R=0，S=1時設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=11.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖CP= 時的情況：2門2門1SDRD門3門4RSQQ此時門4有0出1門2全1出0觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)由1改變?yōu)?，置0功能！門3全1出02)當輸入R=1，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1有0出11.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖CP= 時的情況：2當時鐘脈沖

22、控制端狀態(tài)為高電平“ ”時，電路被觸發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。此時只要輸入R=1、S=0，無論輸出現(xiàn)態(tài)如何，鐘控RS觸發(fā)器均為。為此把R稱為置0端，高電平有效。門2門1SDRD門3門4RSQQ此時門4有0出1門2全1出0觸發(fā)器次態(tài)Qn+1=0，Qn+1=1觸發(fā)器狀態(tài)不變，仍為置0功能！門3全1出02)當輸入R=1，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=0，Qn=1門1有0出11.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖CP= 時的情況：2門2門1SDRD門3門4RSQQ此時門4有0出1門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=

23、0觸發(fā)器狀態(tài)不變，保持功能！門3也是有0出13)當輸入R=0，S=0時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1全1出01.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎時鐘脈沖CP= 時的情況：2門2門1SDRD門3門4RSQQ此時門4全1出0門2有0出1觸發(fā)器次態(tài)Qn+1=1，Qn+1=1 本該的兩個輸出端狀態(tài)相同，出現(xiàn)了邏輯混亂，這顯然在正常工作中視為禁止態(tài)！門3也是全1出03)當輸入R=1，S=1時設觸發(fā)器現(xiàn)態(tài)Qn=1，Qn=0門1也有0出1鐘控RS觸發(fā)器輸入狀態(tài)均為 時，都處有效狀態(tài)，此時互非輸出無法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時為 的

24、狀態(tài)稱為。1.1.鐘控鐘控RSRS觸發(fā)器觸發(fā)器工作原理工作原理實用電工電子技術基礎實用電工電子技術基礎2 2鐘控鐘控RSRS觸發(fā)器功能描述觸發(fā)器功能描述 特征方程SR=0(約束條件) 鐘控RS觸發(fā)器的兩個輸入端不允許同時為高電平，所以也要加上一個約束條件。Q n+1 = S + R Q n 狀態(tài)圖0S 1R觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài)1S 0R0SR0RS實用電工電子技術基礎實用電工電子技術基礎 功能真值表 0 0 0 保持0 0 1 保持0 1 0 “置1”0 1 1 “置1”1 0 0 “置0”1 0 1 “置0”1 1 0禁止態(tài)1 1 1禁止態(tài)2 2鐘控鐘控RSRS觸發(fā)器功能描述觸發(fā)

25、器功能描述實用電工電子技術基礎實用電工電子技術基礎RS在時鐘脈沖CP=1期間，設Qn=0CP=1期間引導門置置狀態(tài)不變置輸出隨輸入發(fā)生多次翻轉的現(xiàn)象稱為。空翻易造成觸發(fā)器的可靠性降低，甚至無法判定觸發(fā)器工作狀態(tài)。 時序波形圖置狀態(tài)不變置保持置狀態(tài)不變其中CP=0期間引導門2 2鐘控鐘控RSRS觸發(fā)器功能描述觸發(fā)器功能描述實用電工電子技術基礎實用電工電子技術基礎 顯然，鐘控的RS觸發(fā)器只有在時鐘脈沖CP=1期間才能觸發(fā)而使狀態(tài)發(fā)生改變，因此，鐘控RS觸發(fā)器屬于方式。鐘控RS觸發(fā)器的電路圖符號如下圖所示： 采用電位觸發(fā)方式的鐘控RS觸發(fā)器存在“”問題。為確保數(shù)字系統(tǒng)的可靠工作，要求觸發(fā)器在一個CP

26、脈沖期間至多翻轉一次，即不允許空翻現(xiàn)象的出現(xiàn)。為此，人們研制出了邊沿觸發(fā)方式的如主從型JK觸發(fā)器和維持阻塞型的D觸發(fā)器等。這些觸發(fā)器只在時鐘脈沖邊沿到來時發(fā)生翻轉，從而有效地抑制了空翻現(xiàn)象。DSDRRCPS QQ小圓圈表示電平有效S、R兩輸入端無小圓圈說明電平有效2 2鐘控鐘控RSRS觸發(fā)器功能描述觸發(fā)器功能描述實用電工電子技術基礎實用電工電子技術基礎8.1.38.1.3 無空翻觸發(fā)器無空翻觸發(fā)器 1主從式JK觸發(fā)器： （1 1）主從）主從RSRS觸發(fā)器的電路結構和邏輯符號觸發(fā)器的電路結構和邏輯符號KJRDSDRDSD觸發(fā)器觸發(fā)器 圖示為主從型JK觸發(fā)器邏輯電路結構圖。其中門1門4構成，輸入通

27、過一個非門和CP控制端相連。 門5門8構成，從觸發(fā)器直接與CP控制端相連。 主觸發(fā)器Q端與門7的一個輸入相連，Q端和門8的一個輸入端相連，構成兩條反饋線。實用電工電子技術基礎實用電工電子技術基礎（1 1）主從）主從RSRS觸發(fā)器的電路結構和邏輯符號觸發(fā)器的電路結構和邏輯符號右右圖圖為為下降沿觸發(fā)的主從下降沿觸發(fā)的主從JKJK觸發(fā)器觸發(fā)器邏輯符號，是在邏輯符號，是在CPCP輸入端靠近方框輸入端靠近方框處用一小圓圈表示下降沿觸發(fā)，用處用一小圓圈表示下降沿觸發(fā)，用“”“”表示邊沿觸發(fā)。表示邊沿觸發(fā)。 由主從型由主從型JKJK觸發(fā)器的觸發(fā)器的電路結構電路結構圖分析可知，主從型觸圖分析可知，主從型觸發(fā)器

28、在發(fā)器在C=1C=1時，把輸入信號暫時存儲在主觸發(fā)器中，為從時，把輸入信號暫時存儲在主觸發(fā)器中，為從觸發(fā)器翻轉或保持原態(tài)做好準備；到觸發(fā)器翻轉或保持原態(tài)做好準備；到C C下跳為下跳為“0”“0”時，時，存儲的信號起作用，或者觸發(fā)從觸發(fā)器使之翻轉，或者使存儲的信號起作用，或者觸發(fā)從觸發(fā)器使之翻轉，或者使之保持原態(tài)。此外主從型觸發(fā)器具有在之保持原態(tài)。此外主從型觸發(fā)器具有在C C從從“1”“1”下跳為下跳為“0”“0”時翻轉的特點，也就是具有在時鐘脈沖下降沿觸發(fā)時翻轉的特點，也就是具有在時鐘脈沖下降沿觸發(fā)的特點。的特點。實用電工電子技術基礎實用電工電子技術基礎（2）主從主從JK觸發(fā)器的功能描述觸發(fā)器

29、的功能描述 特征方程nn1nQKQJQ 11，10 狀態(tài)圖JK觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài) 01，1100010010實用電工電子技術基礎實用電工電子技術基礎JK觸發(fā)器功能真值表J KQnQn+10 000保持0 011保持0 100置“0”0 110置“0” 001置“1”1 011置“1” 101翻轉1 110翻轉（2）主從主從JK觸發(fā)器的功能描述觸發(fā)器的功能描述實用電工電子技術基礎實用電工電子技術基礎 CP J K Q JK觸發(fā)器時序波形圖 邊沿觸發(fā)，即CP邊沿到來時觸發(fā)。具有置0、置1、保持、翻轉四種功能，能夠有效地抑制 空翻現(xiàn)象。使用方便靈活，抗干擾能力極強，工作速度很高。（2）

30、主從主從JK觸發(fā)器的功能描述觸發(fā)器的功能描述實用電工電子技術基礎實用電工電子技術基礎 1. 1. 主從主從JKJK觸觸發(fā)器發(fā)器 常用的集成芯片型號有下降沿觸發(fā)的雙JK觸發(fā)器74LS112、上升沿觸發(fā)的雙JK觸發(fā)器CC4027和共用置1、清0端的74LS276四JK觸發(fā)器等。74LS112雙JK觸發(fā)器每片芯片包含兩個具有復位、置位端的下降沿觸發(fā)的JK觸發(fā)器，通常用于緩沖觸發(fā)器、計數(shù)器和移位寄存器電路中。 （4）T觸發(fā)器和T觸發(fā)器 把JK觸發(fā)器的兩輸入端子J和K連在一起作為一個輸入端子T時，即可構成一個T觸發(fā)器。當T=1時，即J=K=1，觸發(fā)器具有翻轉功能；當T=0，即J=K=0，觸發(fā)器具有保持功

31、能。顯然T觸發(fā)器只具有保持和翻轉兩種功能。 若讓T觸發(fā)器恒輸入“1”時，顯然只具有了一種功能翻轉，此時T觸發(fā)器就變成了T觸發(fā)器。T觸發(fā)器僅具有翻轉一種功能。（3）集成）集成JK觸發(fā)器觸發(fā)器實用電工電子技術基礎實用電工電子技術基礎2 2D D觸發(fā)器觸發(fā)器 （1 1）維持阻塞型）維持阻塞型D D觸發(fā)器的電路結構觸發(fā)器的電路結構門6門5RDSD門2門1門3門4反饋線反饋線 圖中門1門4構成鐘控RS觸發(fā)器，門5和門6構成輸入信號的導引門，D是輸入信號端。直接置0和置1端正常工作時保持高電平。 維持阻塞D觸發(fā)器利用電路內部反饋來實現(xiàn)邊沿觸發(fā)。邏輯符號實用電工電子技術基礎實用電工電子技術基礎 （2 2）維

32、持阻塞型）維持阻塞型D D觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能 特征方程n1nDQQn+100置011置1觸發(fā)器的功能真值表 維持阻塞型維持阻塞型D D觸發(fā)器具有在時鐘脈沖上升沿（或下降沿）觸發(fā)器具有在時鐘脈沖上升沿（或下降沿）觸發(fā)的特點，其邏輯功能為：輸出端觸發(fā)的特點，其邏輯功能為：輸出端Q Q的狀態(tài)隨著輸入端的狀態(tài)隨著輸入端D D的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個時鐘脈沖來到之后時鐘脈沖來到之后Q Q的狀態(tài)和該脈沖來到之前的狀態(tài)和該脈沖來到之前D D的狀態(tài)一樣的狀態(tài)一樣 （3 3）常用的集成）常用的集成D D觸發(fā)器有雙觸發(fā)器有雙

33、D D觸發(fā)器觸發(fā)器74LS7474LS74、四、四D D觸發(fā)觸發(fā)器器74LS7574LS75和六和六D D觸發(fā)器觸發(fā)器74LS17674LS176等。等。2 2D D觸發(fā)器觸發(fā)器實用電工電子技術基礎實用電工電子技術基礎應用舉例應用舉例【例】將JK觸發(fā)器轉換為D、T觸發(fā)器解：JK觸發(fā)器的特性方程為： ； D觸發(fā)器的特性方程為： ； T觸發(fā)器的特性方程為： ； JK轉換為D： ，則D=J，D= ； JK換為T： ，則T=J=K；nnnQKQJQ1n1nDQnnnnnDQQDQKQJQ1nnnQTQTQ1nnnnnTQQTQKQJQ1K將將JKJK觸發(fā)器轉換為觸發(fā)器轉換為D D、T T觸發(fā)器觸發(fā)器，

34、電路圖如圖所示電路圖如圖所示：實用電工電子技術基礎實用電工電子技術基礎v知識與技能要點知識與技能要點v時序邏輯電路的特點和一般分析方法；時序邏輯電路的特點和一般分析方法；v同步、異步時序邏輯電路的特點；同步、異步時序邏輯電路的特點；v計數(shù)器、寄存器的電路的工作原理分析方法和計數(shù)器、寄存器的電路的工作原理分析方法和步驟、功能、分類及使用方法。步驟、功能、分類及使用方法。8.2 8.2 寄存器及計數(shù)器電路特點及測試寄存器及計數(shù)器電路特點及測試實用電工電子技術基礎實用電工電子技術基礎8.2.1 8.2.1 時序邏輯電路的分析時序邏輯電路的分析 1 1時序邏輯電路的特點時序邏輯電路的特點 在數(shù)字電路中

35、，凡任何時刻電路的穩(wěn)態(tài)輸出，不僅和該在數(shù)字電路中，凡任何時刻電路的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號有關，而且還取決于電路原來的狀態(tài)者，都時刻的輸入信號有關，而且還取決于電路原來的狀態(tài)者，都可以稱為時序邏輯電路。這就是時序邏輯電路的定義或者說可以稱為時序邏輯電路。這就是時序邏輯電路的定義或者說是它的邏輯功能特點。是它的邏輯功能特點。 時序邏輯電路的結構組成可以用時序邏輯電路的結構組成可以用右右圖所示的方框圖來表示。從電路框圖所示的方框圖來表示。從電路框圖來看，時序邏輯電路均包含作為存圖來看，時序邏輯電路均包含作為存儲單元的觸發(fā)器。事實上，時序邏輯儲單元的觸發(fā)器。事實上，時序邏輯電路的狀態(tài)，就是依

36、靠觸發(fā)器記憶和電路的狀態(tài)，就是依靠觸發(fā)器記憶和表示的，時序電路中可以沒有組合邏表示的，時序電路中可以沒有組合邏輯電路，但不能沒有觸發(fā)器。輯電路，但不能沒有觸發(fā)器。組合邏輯電路存儲電路輸入信號X輸出信號Y圖8-2-1 時序邏輯電路框圖實用電工電子技術基礎實用電工電子技術基礎2.2. 時序邏輯電路的分類時序邏輯電路的分類時序邏輯電路的種類繁多，在科研、生產、生活中完時序邏輯電路的種類繁多，在科研、生產、生活中完成各種各樣操作的例子也是千變萬化、不勝枚舉。通常時成各種各樣操作的例子也是千變萬化、不勝枚舉。通常時序邏輯電路的類型有：序邏輯電路的類型有： （1 1）按功能可劃分有計數(shù)器、寄存器、移位寄存

37、器、讀）按功能可劃分有計數(shù)器、寄存器、移位寄存器、讀/ /寫存寫存儲器、順序脈沖發(fā)生器等。儲器、順序脈沖發(fā)生器等。（2 2）按電路中觸發(fā)器狀態(tài)變化是否同步可分為同步時序電）按電路中觸發(fā)器狀態(tài)變化是否同步可分為同步時序電路和異步時序電路。路和異步時序電路。時序邏輯電路按其觸發(fā)器翻轉的次序可分為同步時序邏時序邏輯電路按其觸發(fā)器翻轉的次序可分為同步時序邏輯電路和異步時序邏輯電路。在同步時序邏輯電路中，所有觸輯電路和異步時序邏輯電路。在同步時序邏輯電路中，所有觸發(fā)器的時鐘端均連在一起由同一個時鐘脈沖觸發(fā)，使之狀態(tài)的發(fā)器的時鐘端均連在一起由同一個時鐘脈沖觸發(fā)，使之狀態(tài)的變化都與輸入時鐘脈沖同步。在異步時

38、序邏輯電路中，只有部變化都與輸入時鐘脈沖同步。在異步時序邏輯電路中，只有部分觸發(fā)器的時鐘端與輸入時鐘脈沖相連而被觸發(fā)，而其它觸發(fā)分觸發(fā)器的時鐘端與輸入時鐘脈沖相連而被觸發(fā)，而其它觸發(fā)器則靠時序電路內部產生的脈沖觸發(fā)，故其狀態(tài)變化不同步。器則靠時序電路內部產生的脈沖觸發(fā)，故其狀態(tài)變化不同步。實用電工電子技術基礎實用電工電子技術基礎 （3 3）按輸出信號的特性又可分為米萊型和莫爾型。）按輸出信號的特性又可分為米萊型和莫爾型。時序邏輯時序邏輯電路中僅有存儲記憶電路而沒有邏輯門電路時，構成的電路電路中僅有存儲記憶電路而沒有邏輯門電路時，構成的電路類型通常稱為莫爾型時序邏輯電路；如果電路中不但除了有類型

39、通常稱為莫爾型時序邏輯電路；如果電路中不但除了有存儲記憶電路的輸入端子，還有邏輯門電路的輸入時，構成存儲記憶電路的輸入端子，還有邏輯門電路的輸入時，構成的電路類型稱為米萊型時序邏輯電路。的電路類型稱為米萊型時序邏輯電路。 （4 4）按能否編程又有可編程和不可編程時序電路之分。）按能否編程又有可編程和不可編程時序電路之分。（5 5）按集成度的不同還可分為小規(guī)模（）按集成度的不同還可分為小規(guī)模（SSISSI）、中規(guī)模（）、中規(guī)模（MSIMSI）、大規(guī)模（、大規(guī)模（LSILSI）和超大規(guī)模（）和超大規(guī)模（VLSIVLSI）之別。）之別。（6 6）按使用的開關元件類型可分有）按使用的開關元件類型可分有

40、TTLTTL型和型和CMOSCMOS型。型。2.2. 時序邏輯電路的分類時序邏輯電路的分類實用電工電子技術基礎實用電工電子技術基礎3.3. 時序邏輯電路的基本分析方法時序邏輯電路的基本分析方法 （1 1）確定電路時鐘脈沖觸發(fā)方式）確定電路時鐘脈沖觸發(fā)方式：確定是同步或是異步電：確定是同步或是異步電路。同步時序電路中各觸發(fā)器的時鐘端均與總時鐘相連，即路。同步時序電路中各觸發(fā)器的時鐘端均與總時鐘相連，即CP1=CP2= CPCP1=CP2= CP，這樣在分析電路時每一個觸發(fā)器所受的時，這樣在分析電路時每一個觸發(fā)器所受的時鐘控制是相同的，可總體考慮。而異步時序電路中各觸發(fā)器的鐘控制是相同的，可總體考

41、慮。而異步時序電路中各觸發(fā)器的時鐘端可能是不相同的，故在分析電路時必須分別考慮，以確時鐘端可能是不相同的，故在分析電路時必須分別考慮，以確定各觸發(fā)器的翻轉條件。定各觸發(fā)器的翻轉條件。（2 2）寫驅動方程）寫驅動方程：即為各觸發(fā)器輸入信號的邏輯表達式，：即為各觸發(fā)器輸入信號的邏輯表達式，它們決定著觸發(fā)器次態(tài)的去向。驅動方程必須根據(jù)邏輯圖的連它們決定著觸發(fā)器次態(tài)的去向。驅動方程必須根據(jù)邏輯圖的連線得出。線得出。 （3 3）確定狀態(tài)方程）確定狀態(tài)方程：狀態(tài)方程也稱為次態(tài)方程，它表示了：狀態(tài)方程也稱為次態(tài)方程，它表示了觸發(fā)器次態(tài)與現(xiàn)態(tài)之間的關系。它是將各觸發(fā)器驅動方程代入觸發(fā)器次態(tài)與現(xiàn)態(tài)之間的關系。它

42、是將各觸發(fā)器驅動方程代入特性方程而得到的。特性方程而得到的。實用電工電子技術基礎實用電工電子技術基礎 （4 4）寫輸出方程：）寫輸出方程：若電路有外部輸出，如計數(shù)器進位輸出等若電路有外部輸出，如計數(shù)器進位輸出等，則寫出這些輸出的邏輯表達式，即輸出方程。，則寫出這些輸出的邏輯表達式，即輸出方程。 （5 5）列狀態(tài)表）列狀態(tài)表：狀：狀 態(tài)表即狀態(tài)轉換真值表，它是將電路所態(tài)表即狀態(tài)轉換真值表，它是將電路所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應的次態(tài)有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應的次態(tài)并列成表。通過狀態(tài)表即可分析出電路的轉換規(guī)律。并列成表。通過狀態(tài)表即可分析出電路的轉換規(guī)律

43、。（6 6）狀態(tài)圖和時序圖）狀態(tài)圖和時序圖：狀態(tài)圖和時序圖分別是描述時序電：狀態(tài)圖和時序圖分別是描述時序電路邏輯功能的另外兩種方法。狀態(tài)圖是將狀態(tài)表變成了圖形的路邏輯功能的另外兩種方法。狀態(tài)圖是將狀態(tài)表變成了圖形的形式，而時序圖即為電路的波形圖。為了分析結果直觀，可根形式，而時序圖即為電路的波形圖。為了分析結果直觀，可根據(jù)需要選用這兩種表示方法。據(jù)需要選用這兩種表示方法。 （7 7）指出時序邏輯電路的功能）指出時序邏輯電路的功能：主要根據(jù)狀態(tài)轉換真值表：主要根據(jù)狀態(tài)轉換真值表或狀態(tài)轉換圖的結果。或狀態(tài)轉換圖的結果。3.3. 時序邏輯電路的基本分析方法時序邏輯電路的基本分析方法實用電工電子技術基

44、礎實用電工電子技術基礎應用舉例應用舉例【例】時序邏輯電路如圖所示，試分析它的邏輯功能。【例】時序邏輯電路如圖所示，試分析它的邏輯功能。解解 (1) (1) 確定電路時鐘脈沖觸發(fā)方式確定電路時鐘脈沖觸發(fā)方式：由電路可知，該電路由由電路可知，該電路由3 3個個JKJK觸發(fā)器構成。總觸發(fā)器構成。總CPCP脈沖分別脈沖分別與每個觸發(fā)器的時鐘脈沖端相連，與每個觸發(fā)器的時鐘脈沖端相連，CP1=CP2=CP3=CPCP1=CP2=CP3=CP，因，因此電路是一個同步時序邏輯電路。此電路是一個同步時序邏輯電路。 (2) (2) 寫驅動方程：寫驅動方程： nnnQQKJQKJKJ0122011001實用電工電子

45、技術基礎實用電工電子技術基礎 在列表時可首先假定電路的現(xiàn)態(tài)在列表時可首先假定電路的現(xiàn)態(tài) 為為000000，代入狀態(tài)方，代入狀態(tài)方程，得出電路的次態(tài)程，得出電路的次態(tài) 為為001001，再以，再以001001作為現(xiàn)態(tài)求出下作為現(xiàn)態(tài)求出下一個次態(tài)一個次態(tài)010010，如此反復進行，即可列出所分析電路的狀態(tài)表。，如此反復進行，即可列出所分析電路的狀態(tài)表。nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ020101012010011010nnnQQQ012101112nnnQQQ (3) (3) 列狀態(tài)方程：將上述驅動方程代入列狀態(tài)方程：將上述驅動方程代入JKJK觸發(fā)器的特性方觸發(fā)器的特性

46、方程中，得到電路的程中，得到電路的 狀態(tài)方程為：狀態(tài)方程為： (4)(4)列狀態(tài)表：先依次設定電列狀態(tài)表：先依次設定電路現(xiàn)態(tài)，再將其代入狀態(tài)方路現(xiàn)態(tài)，再將其代入狀態(tài)方程及輸出方程，得出相應次程及輸出方程，得出相應次態(tài)及輸出態(tài)及輸出C C，列出狀態(tài)表見表。，列出狀態(tài)表見表。 應用舉例應用舉例實用電工電子技術基礎實用電工電子技術基礎 （6 6）由狀態(tài)表、狀態(tài)圖、時序圖均可看出，此電路有）由狀態(tài)表、狀態(tài)圖、時序圖均可看出，此電路有8 8個個有效工作狀態(tài)，在時鐘脈沖有效工作狀態(tài)，在時鐘脈沖CPCP的作用下，由初始的作用下，由初始000000狀態(tài)狀態(tài)依次遞增到依次遞增到111111狀態(tài)，其遞增規(guī)律為每輸

47、入一個狀態(tài)，其遞增規(guī)律為每輸入一個CPCP脈沖，脈沖，電路輸出狀態(tài)按二進制運算規(guī)律加電路輸出狀態(tài)按二進制運算規(guī)律加1 1。所以此電路是一個。所以此電路是一個3 3位二進制同步加法計數(shù)器。位二進制同步加法計數(shù)器。 (5)(5) 根據(jù)狀態(tài)轉換真值表畫狀態(tài)圖和時序圖。根據(jù)狀態(tài)轉換真值表畫狀態(tài)圖和時序圖。 應用舉例應用舉例實用電工電子技術基礎實用電工電子技術基礎8.2.2 8.2.2 計數(shù)器的認識和測試計數(shù)器的認識和測試1 1計數(shù)器的原理及分類計數(shù)器的原理及分類 計數(shù)器是時序邏輯電路的具體應用，用來累計并寄存輸入脈計數(shù)器是時序邏輯電路的具體應用，用來累計并寄存輸入脈沖個數(shù)，計數(shù)器的基本組成單元是各類觸

48、發(fā)器。沖個數(shù)，計數(shù)器的基本組成單元是各類觸發(fā)器。 計數(shù)器的種類很多。按其工作方式可分為同步計數(shù)器和異步計數(shù)器的種類很多。按其工作方式可分為同步計數(shù)器和異步計數(shù)器；按其進位制可分為二進制計數(shù)器、十進制計數(shù)器和任意計數(shù)器；按其進位制可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器；按其功能又可分為加法計數(shù)器、減法計數(shù)器和加進制計數(shù)器；按其功能又可分為加法計數(shù)器、減法計數(shù)器和加/ /減可逆計數(shù)器等。減可逆計數(shù)器等。 計數(shù)器中的計數(shù)器中的“數(shù)數(shù)”是用觸發(fā)器的狀態(tài)組合來表示的，在計數(shù)是用觸發(fā)器的狀態(tài)組合來表示的，在計數(shù)脈沖作用下使一組觸發(fā)器的狀態(tài)逐個轉換成不同的狀態(tài)組合來表脈沖作用下使一組觸發(fā)器的狀態(tài)逐

49、個轉換成不同的狀態(tài)組合來表示數(shù)的增加或減少，即可達到計數(shù)的目的。計數(shù)器在運行時，所示數(shù)的增加或減少，即可達到計數(shù)的目的。計數(shù)器在運行時，所經歷的狀態(tài)是周期性的，總是在有限個狀態(tài)中循環(huán)，通常將一次經歷的狀態(tài)是周期性的，總是在有限個狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的“模模”。而不進入循環(huán)的狀。而不進入循環(huán)的狀態(tài)稱作該計數(shù)器中的無效碼，這些無效碼若在開機時出現(xiàn)，不用態(tài)稱作該計數(shù)器中的無效碼，這些無效碼若在開機時出現(xiàn)，不用人工或其它設備的干預，計數(shù)器能夠很快自行進入有效循環(huán)體，人工或其它設備的干預，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效碼不再出現(xiàn)的

50、能力稱為自啟動能力。使無效碼不再出現(xiàn)的能力稱為自啟動能力。實用電工電子技術基礎實用電工電子技術基礎2 2二進制計數(shù)器二進制計數(shù)器 二進制計數(shù)器除了按同步、異步分類外，按計數(shù)的加減規(guī)律二進制計數(shù)器除了按同步、異步分類外，按計數(shù)的加減規(guī)律還可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。還可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。135CPQ0Q1Q272468實用電工電子技術基礎實用電工電子技術基礎3N進制計數(shù)器 除了二進制計數(shù)器之外，數(shù)字系統(tǒng)還需用其它進制的計除了二進制計數(shù)器之外，數(shù)字系統(tǒng)還需用其它進制的計數(shù)器，如十進制等。如何用僅有兩種狀態(tài)的觸發(fā)器形成數(shù)器，如十進制等。如何用僅有兩種狀態(tài)的觸發(fā)器形

51、成N N進進制計數(shù)器呢？前面討論二進制計數(shù)器時我們提到，如將制計數(shù)器呢？前面討論二進制計數(shù)器時我們提到，如將3 3位位二進制計數(shù)器看成是二進制計數(shù)器看成是1 1位，以最高位（位，以最高位（Q2Q2）輸出，則它就是）輸出，則它就是1 1位八進制計數(shù)器，它有從位八進制計數(shù)器，它有從000000到到111111八個狀態(tài)，逢八個狀態(tài)，逢8 8進進1 1。 我們以十進制同步加計數(shù)器為例，介紹這類邏輯電路的我們以十進制同步加計數(shù)器為例，介紹這類邏輯電路的工作原理。用四位二進制代碼可以表示一位十進制數(shù)，如最工作原理。用四位二進制代碼可以表示一位十進制數(shù)，如最常用的常用的8421BCD8421BCD碼。碼。8

52、421BCD8421BCD碼對應十進制數(shù)時只能從碼對應十進制數(shù)時只能從00000000取到取到10011001來表示十進制的來表示十進制的0 09 9十個數(shù)碼，而后面的十個數(shù)碼，而后面的1010101011111111六個六個8421BCD8421BCD代碼則在對應的十進制數(shù)中不存在，稱它代碼則在對應的十進制數(shù)中不存在，稱它們?yōu)闊o效碼。因此，采用們?yōu)闊o效碼。因此，采用8421BCD8421BCD碼計數(shù)時，計至第十個時碼計數(shù)時，計至第十個時鐘脈沖時，十進制計數(shù)器的輸出應從鐘脈沖時，十進制計數(shù)器的輸出應從“1001”“1001”跳變到跳變到“0000”“0000”，完成一次十進制數(shù)的有效碼循環(huán)。，

53、完成一次十進制數(shù)的有效碼循環(huán)。實用電工電子技術基礎實用電工電子技術基礎 Q0 Q1 Q2 Q3 1 CP J C K J C K J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD 圖示同步十進制計數(shù)器由四位JK觸發(fā)器及四個與門所構成。首先由電路結構寫出各位觸發(fā)器的驅動方程和次態(tài)方程如下：驅動方程03012301220103100,1QKQQQJQQKJQKQQJKJ次態(tài)方程30321013210210121013011010QQQQQQQQQQQQQQQQQQQQQQnnnn實用電工電子技術基礎實用電工電子技術

54、基礎由次態(tài)方程可寫出同步十進制計數(shù)器的狀態(tài)轉換真值表：100000001200010010300100011400110100501000101601010110701100111801111100910001001101001回零進位無效碼101010111011010011001101110101001110111111110100實用電工電子技術基礎實用電工電子技術基礎由狀態(tài)轉換真值表可畫出該計數(shù)器的狀態(tài)轉換圖如下：1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循環(huán)體無效碼無效碼無效碼

55、觀察狀態(tài)轉換圖可知，該計數(shù)器如果在計數(shù)開始時處在無效碼狀態(tài)，可自行進入有效循環(huán)體，具有。 所謂自啟動能力：指時序邏輯電路中某計數(shù)器中的無效狀態(tài)碼，若在開機時出現(xiàn)，不用人工或其它設備的干預，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效狀態(tài)碼不再出現(xiàn)的能力。實用電工電子技術基礎實用電工電子技術基礎應用舉例應用舉例【例】分析【例】分析下下圖的功能圖的功能 解解: (1) : (1) 觀察電路，各觸發(fā)器觸發(fā)信號為同一個，是觀察電路，各觸發(fā)器觸發(fā)信號為同一個，是同步的，下降沿觸發(fā)；同步的，下降沿觸發(fā)；實用電工電子技術基礎實用電工電子技術基礎（2 2）各級觸發(fā)器之間連接的邏輯關系可用）各級觸發(fā)器之間連接的邏輯

56、關系可用下下表表表示：表示：觸發(fā)器觸發(fā)器翻轉條件J、K端的邏輯關系FF0每輸入一個脈沖翻轉一次FF1Q0=0FF2Q0=Q1=0FF3Q0=Q1=Q2=0nQKJ011應用舉例應用舉例實用電工電子技術基礎實用電工電子技術基礎 （3 3）根據(jù)）根據(jù)上表邏輯關系上表邏輯關系，可畫出該電路時序波形圖如，可畫出該電路時序波形圖如下下圖圖所示。所示。（4 4）根據(jù)波形圖可判斷該電路為同步十六進制減法電路，）根據(jù)波形圖可判斷該電路為同步十六進制減法電路，BCBC為借位信號。為借位信號。應用舉例應用舉例實用電工電子技術基礎實用電工電子技術基礎8.2.38.2.3 寄存器的認識與測試寄存器的認識與測試1 1數(shù)

57、碼寄存器數(shù)碼寄存器 在數(shù)字系統(tǒng)中，用以暫存數(shù)碼的數(shù)字部件稱為數(shù)碼寄存在數(shù)字系統(tǒng)中，用以暫存數(shù)碼的數(shù)字部件稱為數(shù)碼寄存器。由前面討論的觸發(fā)器可知，觸發(fā)器具有兩種穩(wěn)態(tài)，可分器。由前面討論的觸發(fā)器可知，觸發(fā)器具有兩種穩(wěn)態(tài)，可分別代表別代表0 0和和1 1，所以一個觸發(fā)器便可存放，所以一個觸發(fā)器便可存放1 1位二進制數(shù)，用多位二進制數(shù)，用多個觸發(fā)器便可組成多位二進制寄存器。現(xiàn)以集成個觸發(fā)器便可組成多位二進制寄存器。現(xiàn)以集成4 4位數(shù)碼寄位數(shù)碼寄存器存器74LS17574LS175為例來介紹數(shù)碼寄存器的電路結構和邏輯功能。為例來介紹數(shù)碼寄存器的電路結構和邏輯功能。 數(shù)碼寄存器數(shù)碼寄存器74LS17574

58、LS175由由4 4個個D D觸發(fā)器組成，觸發(fā)器組成，2 2個非門分別作清個非門分別作清零和寄存數(shù)碼控制門。零和寄存數(shù)碼控制門。1D1D4D4D是是4 4個數(shù)據(jù)輸入端，個數(shù)據(jù)輸入端，1Q1Q4Q4Q是數(shù)據(jù)輸出端，是數(shù)據(jù)輸出端，1Q1Q4Q4Q是反碼輸出端。是反碼輸出端。 實用電工電子技術基礎實用電工電子技術基礎圖圖5-22 5-22 數(shù)碼寄存器數(shù)碼寄存器74LS17574LS175(a) (a) 邏輯圖邏輯圖; (b) ; (b) 邏輯符號邏輯符號; (c) ; (c) 外引線圖外引線圖 1DC1R1QQ11DC1R2Q1DC1R3Q1DC1R4QQ2Q3Q4111D2D3D4DCPDRQ11

59、Q(2)1D(4)1D(3)Q22Q(7)(5)2D(6)Q33Q(10)(12)3D(11)Q44Q(15)(13)4D(14)C1RCPDR123456716151413121110VC C1QDR2DQ2Q4Q11D2Q8GND9CP3QQ33D4D4Q(a)(b)(c)(9)(1)實用電工電子技術基礎實用電工電子技術基礎1數(shù)碼寄存器 74LS17574LS175的功能表見表的功能表見表：(1) (1) 異步清零：在異步清零：在R RD D端加低電平，各觸發(fā)器端加低電平，各觸發(fā)器異步清零。清零后，應將異步清零。清零后，應將RDRD接高電平，以接高電平，以不妨礙數(shù)碼的寄存。不妨礙數(shù)碼的寄存

60、。 (2) (2) 并行輸入數(shù)據(jù)：在并行輸入數(shù)據(jù)：在R RD D=1=1的前提下，將所的前提下，將所要存入的數(shù)據(jù)要存入的數(shù)據(jù)D D依次加到數(shù)據(jù)輸入端，在依次加到數(shù)據(jù)輸入端，在CPCP脈沖上升沿的作用下，數(shù)據(jù)將被并行存脈沖上升沿的作用下，數(shù)據(jù)將被并行存入。入。 (3) (3) 記憶保持：記憶保持：R RD D=1=1時，若時，若CPCP無上升沿無上升沿( (通通常接低電平常接低電平) )，則各觸發(fā)器保持原狀態(tài)不變，則各觸發(fā)器保持原狀態(tài)不變，寄存器處在記憶保持狀態(tài)。寄存器處在記憶保持狀態(tài)。 (4) (4) 并行輸出：可同時在輸出端并行取出已并行輸出：可同時在輸出端并行取出已存入的數(shù)碼及它們的反碼。存入的數(shù)碼及它們的反碼。 實用