1、第1章數字邏輯概論一、進位計數制1.十進制與二進制數的轉換2.二進制數與十進制數的轉換3.二進制數與16進制數的轉換二、基本邏輯門電路第2章邏輯代數表示邏輯函數的方法，歸納起來有：真值表，函數表達式，卡諾圖，邏輯圖及波形圖等幾種。一、邏輯代數的基本公式和常用公式1）常量與變量的關系+0與+11與1與02）與普通代數相運算規律a.交換律：+b.結合律：（+）+（+）c.分配律： ）3）邏輯函數的特殊規律a.同一律：+b.摩根定律：，b.關于否定的性質二、邏輯函數的基本規則代入規則在任何一個邏輯等式中，如果將等式兩邊同時出現某一變量的地方，都用一個函數表示，則等式仍然成立，這個規則稱為代入規則例如

2、：可令則上式變成三、邏輯函數的：公式化簡法公式化簡法就是利用邏輯函數的基本公式和常用公式化簡邏輯函數，通常，我們將邏輯函數化簡為最簡的與或表達式1）合并項法：利用+或,將二項合并為一項，合并時可消去一個變量例如：2）吸收法利用公式，消去多余的積項，根據代入規則可以是任何一個復雜的邏輯式例如化簡函數解：先用摩根定理展開：再用吸收法3）消去法利用 消去多余的因子例如，化簡函數 解：= 4)配項法利用公式將某一項乘以（），即乘以1，然后將其折成幾項，再與其它項合并。例如：化簡函數解：2.應用舉例將下列函數化簡成最簡的與或表達式1）2) L=3) L=解：1） = = = = =2) L= = = =

3、 =3) L=四、邏輯函數的化簡卡諾圖化簡法：卡諾圖是由真值表轉換而來的，在變量卡諾圖中，變量的取值順序是按循環碼進行排列的，在與或表達式的基礎上，畫卡諾圖的步驟是：1.畫出給定邏輯函數的卡諾圖，若給定函數有個變量，表示卡諾圖矩形小方塊有個。2.在圖中標出給定邏輯函數所包含的全部最小項，并在最小項內填1，剩余小方塊填0.用卡諾圖化簡邏輯函數的基本步驟：1.畫出給定邏輯函數的卡諾圖2.合并邏輯函數的最小項3.選擇乘積項，寫出最簡與或表達式選擇乘積項的原則：它們在卡諾圖的位置必須包括函數的所有最小項選擇的乘積項總數應該最少每個乘積項所包含的因子也應該是最少的例1.用卡諾圖化簡函數解：1.畫出給定的

4、卡諾圖2.選擇乘積項：例2.用卡諾圖化簡 解：1.畫出給定4變量函數的卡諾圖2.選擇乘積項設到最簡與或表達式例3.用卡諾圖化簡邏輯函數解：1.畫出4變量卡諾圖2.選擇乘積項，設到最簡與或表達式第3章邏輯門電路門電路是構成各種復雜集成電路的基礎，本章著重理解TTL和CMOS兩類集成電路的外部特性：輸出與輸入的邏輯關系，電壓傳輸特性。1. TTL與CMOS的電壓傳輸特性開門電平保證輸出為額定低電平時所允許的最小輸入高電平值在標準輸入邏輯時，1.8關門保證輸出額定高電平90%的情況下，允許的最大輸入低電平值，在標準輸入邏輯時，0.8為邏輯0的輸入電壓典型值0.3為邏輯的輸入電壓典型值3.0為邏輯的輸

5、出電壓典型值3.5為邏輯0的輸出電壓典型值0.3對于TTL：這些臨界值為，,低電平噪聲容限： 高電平噪聲容限：例：7400的它的高電平噪聲容限31.81.2它的低電平噪聲容限0.80.30.52.TTL與COMS關于邏輯0和邏輯1的接法7400為CMOS與非門采用+5電源供電，輸入端在下面四種接法下都屬于邏輯0輸入端接地輸入端低于1.5的電源輸入端接同類與非門的輸出電壓低于0.1輸入端接10電阻到地74LS00為TTL與非門，采用+5電源供電，采用下列4種接法都屬于邏輯1輸入端懸空輸入端接高于2電壓輸入端接同類與非門的輸出高電平3.6輸入端接10電阻到地第4章組合邏輯電路一、組合邏輯電路的設計

6、方法根據實際需要，設計組合邏輯電路基本步驟如下：1.邏輯抽象分析設計要求，確定輸入、輸出信號及其因果關系設定變量，即用英文字母表示輸入、輸出信號狀態賦值，即用0和1表示信號的相關狀態列真值表，根據因果關系，將變量的各種取值和相應的函數值用一張表格一一列舉，變量的取值順序按二進制數遞增排列。2.化簡輸入變量少時，用卡諾圖輸入變量多時，用公式法3.寫出邏輯表達式，畫出邏輯圖變換最簡與或表達式，得到所需的最簡式根據最簡式，畫出邏輯圖例，設計一個8421BCD檢碼電路，要求當輸入量ABCD<3或>7時，電路輸出為高電平，試用最少的與非門實現該電路。解：1.邏輯抽象分由題意，輸入信號是四位8

7、421碼為十進制，輸出為高、低電平；設輸入變量為DCBA，輸出變量為；狀態賦值及列真值表由題意，輸入變量的狀態賦值及真值表如下表所示。 2.化簡由于變量個數較少，幫用卡諾圖化簡 3.寫出表達式經化簡，得到4.畫出邏輯圖二、用組合邏輯集成電路構成函數74LS151的邏輯圖如右圖圖中，為輸入使能端，低電平有效為地址輸入端，為數據選擇輸入端，、互非的輸出端，其菜單如下表。=其中為的最小項為數據輸入當1時，與其對應的最小項在表達式中出現當0時，與其對應的最小項則不會出現利用這一性質，將函數變量接入地址選擇端，就可實現組合邏輯函數。利用入選一數據選擇器74LS151產生邏輯函數解：1）將已知函數變換成最

8、小項表達式2)將轉換成74LS151對應的輸出形式=在表達式的第1項中為反變量，、為原變量，故011在表達式的第項，中A、C為反變量，為原變量，故101同理=111 =110 這樣將74LS151中m 取1即1取0，即0由此畫出實現函數的邏輯圖如下圖示。第5章鎖存器和觸發器一、觸發器分類：基本R-S觸發器、同步RS觸發器、同步觸發器、主從R-S觸發器、主從JK觸發器、邊沿觸發器上升沿觸發器（觸發器、JK觸發器）、下降沿觸發器（觸發器、JK觸發器）二、觸發器邏輯功能的表示方法觸發器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態圖及時序圖。對于第5章表示邏輯功能常用方法有特性表，特性方

9、程及時序圖對于第6章上述5種方法其本用到。三、各種觸發器的邏輯符號、功能及特性方程1.基本R-S觸發器 邏輯符號 邏輯功能特性方程： 若，則 若，則（約束條件） 若，則 若，則1（不允許出現） 2.同步RS觸發器 （CP1期間有效） 若，則（約束條件） 若，則 若，則 若，則1處于不穩定狀態 3.同步觸發器 特性方程(CP=1期間有效)4.主從R-S觸發器特性方程(作用后) 約束條件邏輯功能若，CP作用后，若，CP作用后，若，CP作用后，若，CP作用后，處于不穩定狀態Note:CP作用后指由0變為1，再由1變為0時 5.主從JK觸發器特性方程為：(CP作用后) 邏輯功能若，CP作用后，若，CP

10、作用后，若，CP作用后，(保持)若，CP作用后，(翻轉)7. 邊沿觸發器邊沿觸發器指觸發器狀態發生翻轉在CP產生跳變時刻發生，邊沿觸發器分為：上升沿觸發和下降沿觸發1）邊沿觸發器 上升沿觸發器其特性方程(CP上升沿到來時有效)下降沿觸發器其特性方程(CP下降沿到來時有效)2）邊沿JK觸發器上升沿JK觸發器其特性方程 (CP上升沿到來時有效) 下降沿JK觸發器其特性方程 (CP下降沿到來時有效)3）觸發器上升沿觸發器其特性方程(CP上升沿到來時有效)下降沿觸發器其特性方程:(CP下降沿到來時有效)例：設圖所示電路中，已知端的波形如圖所示，試畫出及端波形，設觸發器初始狀態為0.由于所用觸發器為下降

11、沿觸發的觸發器，其特性方程為(CP下降沿到來時)=CP時刻之前，0，0 CP=B=00=0時刻到來時，1CP=B=10=1 不變時刻到來時0，故B=CP=0，當CP由1變為0時，1當1，而A=0CP=1時刻到來時，A=1，CP=A=0當CP0時，0當時，由于A=1，故CP= A=1圖 圖若電路如圖C所示，設觸發器初始狀態為0，C的波形如圖D所示,試畫出及端的波形當特性方程（CP下降沿有效）時刻之前，A=0,Q=0,CP=B=時刻到來時1，故CP=B= 當CP由1變為0時，1當1時，由于A=1,故CP，不變時刻到來時，0，1，故CP=B=此時，CP由1變為0時，0當0時，由于0故CP=00=1時

12、刻到來時，由于A=1，而0，故CP當CP由1變為0時，1當1時，由于1，故 圖C 圖D例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號CP、作用下端的波形，設觸發器的初始狀態為0.解：由題意該觸發器為下降沿觸發器JK觸發器其特性方程（CP下降沿到來時有效）其中 由JK觸發器功能：J=1, K=0 CP作用后1J=0, K=0 CP作用后0J=0, K=0 CP作用后J=1, K=1 CP作用后第6章 時序邏輯電路分類一、時序邏輯電路分類 時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路，時序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。二、同步時序電路分析分析步驟：確定電路的組成部分

13、確定存貯電路的即刻輸入和時序電路的即刻輸出邏輯式 確定電路的次態方程 列出電路的特性表和驅動表 由特性表和驅動表畫出狀態轉換圖 電路特性描述。例：分析如下圖示同步時序電路的邏輯功能解：確定電路的組成部分 該電路由2個上升沿觸發的T觸發器和兩個與門電路組成的時序電路確定存貯電路的即刻輸入和時序電路的即刻輸出存貯電路的即刻輸入：對于： 對于：時序電路的即刻輸出： 確定電路的狀態方程 對于： 對于：列出狀態表和真值表由于電路有2個觸發器，故可能出現狀態分別為00、01、10、11設 電路狀態圖為電路的特性描述由狀態圖，該電路是一個可控模4加法計數器，當A=1時，在CP上升沿到來后電路狀態值加1，一旦

14、計數到11狀態，Y=1，電路狀態在下一個CP上升沿加到00，輸出信號Y下降沿可用于觸發器進位操作，當A=0時停止計數。例：試分析下圖示電路的邏輯功能解：確定電路的組成部分 該電路由3個上升沿觸發的D觸發器組成 確定電路的太方程 對于：（CP上升沿到來有效） 對于：（CP上升沿到來有效） 對于：（CP上升沿到來有效）列出狀態轉換真值表 由狀態表轉換真值表畫出如下圖示狀態圖、這6個狀態，形成了主循環電路，、為無效循環 邏輯功能分析由狀態圖可以看出，此電路正常工作時，每經過6個時鐘脈沖作用后，電路的狀態循環一次，因此該電路為六進制計數器，電路中有2個無效狀態，構成無效循環，它們不能自動回到主循環，故

15、電路沒有自啟動能力。 三、同步時序電路設計同步時序設計一般按如下步驟進行：1）根據設計要求畫出狀態邏輯圖；2）狀態化簡；3）狀態分配；4）選定觸發器的類型，求輸出方程、狀態方程和驅動方程；5）根據方程式畫出邏輯圖；6）檢查電路能否自啟動，如不能自啟動，則應采取措施加以解決。例：用JK觸發器設計一同步時序電路，其狀態如下表所示，分析如圖示同步時序電路。解：由題意，狀態圖已知，狀態表已知。故進行狀態分配及求狀態方程，輸出方程。由于有效循環數N=4，設觸發器個數為K,則4 得到K=2.故選用2個JK觸發器，將狀態表列為真值表，求狀態方程及輸出方程。 Y的卡偌圖： 的卡偌圖： 的卡偌圖： = =（A將

16、（A分別寫成JK觸發器的標準形式： J對于F:得到 =1, =1對于方程（A得到=A= A畫出邏輯圖，選用上升沿觸發的JK觸發器第八章 脈沖波形的變換與產生555定時器及其應用1.電路結構及工作原理555定時器內部由分壓器、電壓比較器、RS鎖存器（觸發器）和集電極開路的三極管T等三部分組成，其內部結構及示意圖如圖22a)、22b)所示。在圖22b）中，555定時器是8引腳芯卡，放電三極管為外接電路提供放電通路，在使用定時器時，該三極管集電極（第7腳）一般要接上拉電阻，為反相比較器，為同相比較器，比較器的基準電壓由電源電壓及內部電阻分壓比決定，在控制（第5腳）懸空時，、;如果第5腳外接控制電壓，

17、則、，端（第4腳）是復位端，只要端加上低電平，輸出端（第3腳）立即被置成低電平，不受其它輸入狀態的影響，因此正常工作時必須使端接高電平。由圖22a)，和組成的RS觸發器具有復位控制功能，可控制三極管T的導通和截止。由圖22a)可知，當>（即>）時，比較器輸出當>（即）時，比較器輸出RS觸發器Q0輸出為高電平，三極管T導通，輸出為低電平（）當<（即<）,時，比較器輸出高電平，輸出為低電平基本RS觸發器Q1，輸出為低電平，三極管T截止，同時輸出為高電平。當>（即>）時，比較器輸出當<（即）時，比較器輸出 、輸出Q1，同進T截止，輸出為高電平這樣，就得

18、到了表所示555功能表。2.應用1）用555構成單穩態觸發器其連接圖如圖23所示。若將其第2腳（）作為觸發器信號的輸入端，第8腳外接電阻R是第7腳;第7腳與第1腳之間再接一個電容C，則構成了單穩態觸發器。其工作原理如下：電源接通瞬間，電路有一個穩定的過程，即電源通過R向C充電，當上升到時，為低電平，放電三極管和T導通，電容C放電，電路進入穩定狀態。 若觸發輸入端施加觸發信號（），觸發器翻轉，電路進入暫穩態，輸出為高電平，且放電三極管T截止，此后電容C充電至時，電路又發生翻轉，為低電平，放電三極管導通，電容C放電，電路恢復至穩定狀態。其工作波形如圖24所示。2）用555構成施密特觸發器將555定時器的和兩個輸入端連在一起作為信號輸入端，即可得到施密特觸發器，如圖25所示，施密特觸發器能方便地將三角波、正弦波變成方波。由于555內部比較器和的參考電壓不同，因而基本RS觸發器的置0信號和置