1、第   一   章1. 什么是計算機系統、計算機硬件和計算機軟件？硬件和軟件哪個更重要？    解：P3    計算機系統計算機硬件、軟件和數據通信設備的物理或邏輯的綜合體。    計算機硬件計算機的物理實體。    計算機軟件計算機運行所需的程序及相關資料。    硬件和軟件在計算機系統中相互依存，缺一不可，因此同樣重要。5. 馮諾依曼計算機的特點是什么？    解：馮氏計算機的特點是：P9    由運算器、控制器、存儲器、輸入設備、

2、輸出設備五大部件組成；    指令和數據以同一形式（二進制形式）存于存儲器中；    指令由操作碼、地址碼兩大部分組成；    指令在存儲器中順序存放，通常自動順序取出執行；    以運算器為中心（原始馮氏機）。7. 解釋下列概念：主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機器字長、指令字長。    解：P10    主機是計算機硬件的主體部分，由CPU+MM（主存或內存）組成；    CPU中央處理器（機），是

3、計算機硬件的核心部件，由運算器+控制器組成；（早期的運、控不在同一芯片上）    主存計算機中存放正在運行的程序和數據的存儲器，為計算機的主要工作存儲器，可隨機存取；由存儲體、各種邏輯部件及控制電路組成。    存儲單元可存放一個機器字并具有特定存儲地址的存儲單位；    存儲元件存儲一位二進制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨存取；    存儲字一個存儲單元所存二進制代碼的邏輯單位；    存儲字長一個存儲單元所存二進制代碼的位數；   

4、; 存儲容量存儲器中可存二進制代碼的總量；（通常主、輔存容量分開描述）    機器字長CPU能同時處理的數據位數；    指令字長一條指令的二進制代碼位數；講評：一種不確切的答法：    CPU與MM合稱主機；    運算器與控制器合稱CPU。    這兩個概念應從結構角度解釋較確切。 8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS    解：全面的回答應分英文全稱、中文名、中文解釋三

5、部分。    CPUCentral Processing Unit，中央處理機（器），見7題；    PCProgram Counter，程序計數器，存放當前欲執行指令的地址，并可自動計數形成下一條指令地址的計數器；      IRInstruction Register，指令寄存器，存放當前正在執行的指令的寄存器；     CUControl Unit，控制單元（部件），控制器中產生微操作命令序列的部件，為控制器的核心部件；    ALUArithmetic Logic Unit，算

6、術邏輯運算單元，運算器中完成算術邏輯運算的邏輯部件；    ACCAccumulator，累加器，運算器中運算前存放操作數、運算后存放運算結果的寄存器；      MQMultiplier-Quotient Register，乘商寄存器，乘法運算時存放乘數、除法時存放商的寄存器。     X此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數寄存器，即運算器中工作寄存器之一，用來存放操作數；    MARMemory Address Register，存儲器地址寄存器，內存中用來存放欲訪問存儲單元

7、地址的寄存器；      MDRMemory Data Register，存儲器數據緩沖寄存器，主存中用來存放從某單元讀出、或寫入某存儲單元數據的寄存器；      I/OInput/Output equipment，輸入/輸出設備，為輸入設備和輸出設備的總稱，用于計算機內部和外界信息的轉換與傳送；    MIPSMillion Instruction Per Second，每秒執行百萬條指令數，為計算機運算速度指標的一種計量單位；10. 指令和數據都存于存儲器中,計算機如何區分它們？    解

8、：計算機硬件主要通過不同的時間段來區分指令和數據，即：取指周期（或取指微程序）取出的既為指令，執行周期（或相應微程序）取出的既為數據。    另外也可通過地址來源區分，從PC指出的存儲單元取出的是指令，由指令地址碼部分提供操作數地址。    問題討論：    × 由控制器分析是指令還是數據；   數據進控制器？    × 指令由指令寄存器存取；指令寄存器有控制功能？    × 指令和數據的格式不一樣；指令由操作碼和地址碼組成）兩者的二進制代碼形式不一樣？&

9、#160;   × 指令順序存放，而數據不是；數據為什么不能順序存放？     × MAR放地址，MDR放數據；取指時MDR中也是數據？     × 存取數據和存取指令的操作在機器中完全一樣；無法區分？    × 指令和數據的地址不一樣；某一存儲單元只能放數據（或指令）?    × 指令放在ROM中，數據放在RAM中；用戶程序放在哪？第 三 章1. 什么是總線？總線傳輸有何特點？為了減輕總線負載，總線上的部件應具備什么特點？    解：

10、總線是多個部件共享的傳輸部件。    總線傳輸的特點是：某一時刻只能有一路信息在總線上傳輸，即分時使用。    為了減輕總線負載，總線上的部件應通過三態驅動緩沖電路與總線連通。    講評：  圍繞“為減輕總線負載”的幾種說法：× 應對設備按速率進行分類，各類設備掛在與自身速率相匹配的總線上；× 應采用多總線結構；× 總線上只連接計算機的五大部件；× 總線上的部件應為低功耗部件。上述措施都無法從根上（工程上）解決問題，且增加了許多不必要（或不可能）的限制。× 總線上的部件應具

11、備機械特性、電器特性、功能特性、時間特性；這是不言而喻的。4. 為什么要設置總線判優控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時間最快？哪種方式對電路故障最敏感？    解：總線判優控制解決多個部件同時申請總線時的使用權分配問題；    常見的集中式總線控制有三種：鏈式查詢、計數器查詢、獨立請求；    特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數器查詢方式優先級設置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式判優速度最快，但硬件器件用量大，連線多，成本較高。5. 解釋下列概念：總線的主設備

12、（或主模塊）、總線的從設備（或從模塊）、總線的傳輸周期和總線的通信控制。    解：    總線的主設備（主模塊）指一次總線傳輸期間，擁有總線控制權的設備（模塊）；    總線的從設備（從模塊）指一次總線傳輸期間，配合主設備完成傳輸的設備（模塊），它只能被動接受主設備發來的命令；    總線的傳輸周期總線完成一次完整而可靠的傳輸所需時間；    總線的通信控制指總線傳送過程中雙方的時間配合方式。6. 試比較同步通信和異步通信。    解：    同步通信由

13、統一時鐘控制的通信，控制方式簡單，靈活性差，當系統中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；    異步通信不由統一時鐘控制的通信，部件間采用應答方式進行聯系，控制方式較同步復雜，靈活性高，當系統中各部件工作速度差異較大時，有利于提高總線工作效率。    8. 為什么說半同步通信同時保留了同步通信和異步通信的特點？    解：    半同步通信既能像同步通信那樣由統一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。10. 為什么要設置總線標準？你知道目前流

14、行的總線標準有哪些？什么叫plug and play？哪些總線有這一特點？    解：    總線標準的設置主要解決不同廠家各類模塊化產品的兼容問題；    目前流行的總線標準有：ISA、EISA、PCI等；    plug and play即插即用，EISA、PCI等具有此功能。11. 畫一個具有雙向傳輸功能的總線邏輯圖。    解：此題實際上是要求設計一個雙向總線收發器，設計要素為三態、雙向、使能等控制功能的實現，可參考74LS245等總線收發器芯片內部電路。 邏輯圖如下：（n位）幾種錯誤的

15、設計：幾種錯誤的設計：12. 設數據總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設計：（1） 設計一個電路，在同一時間實現DA、DB和DC寄存器間的傳送；（2） 設計一個電路，實現下列操作：    T0時刻完成D總線；  T1時刻完成總線A；  T2時刻完成A總線；  T3時刻完成總線B。    解：     （1）采用三態輸出的D型寄存器74LS374做A、B、C、D四個寄存器，其輸出可直接掛總線。A、B、C三個寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈

16、沖間的時間配合關系為：     現以8位總線為例，設計此電路，如下圖示：    （2）寄存器設置同（1），由于本題中發送、接收不在同一節拍，因此總線需設鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節拍、脈沖配合關系如下：    節拍、脈沖分配邏輯如下：節拍、脈沖時序圖如下：    以8位總線為例，電路設計如下：（圖中，A、B、C、D四個寄存器與數據總線的連接方法同上。）    幾種錯誤的設計：（1）    幾種錯誤的設計：（1）    幾種錯誤的

17、設計：（2）    幾種錯誤的設計：（2）    幾種錯誤的設計：第 四 章3. 存儲器的層次結構主要體現在什么地方？為什么要分這些層次？計算機如何管理這些層次？    答：存儲器的層次結構主要體現在Cache主存和主存輔存這兩個存儲層次上。     Cache主存層次在存儲系統中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。    主存輔存層次在存儲系統中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和

18、位價接近于輔存，而速度接近于主存。    綜合上述兩個存儲層次的作用，從整個存儲系統來看，就達到了速度快、容量大、位價低的優化效果。    主存與CACHE之間的信息調度功能全部由硬件自動完成。而主存輔存層次的調度目前廣泛采用虛擬存儲技術實現，即將主存與輔存的一部份通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。因此，這兩個層次上的調度或轉換操作對于程序員來說都是透明的。    4. 說

19、明存取周期和存取時間的區別。    解：存取周期和存取時間的主要區別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復時間。即：    存取周期 = 存取時間 + 恢復時間    5. 什么是存儲器的帶寬？若存儲器的數據總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？    解：存儲器的帶寬指單位時間內從存儲器進出信息的最大數量。    存儲器帶寬 = 1/200ns ×32位= 160M位/秒 = 20MB/S = 5M字/秒

20、0;   注意字長（32位）不是16位。（注：本題的兆單位來自時間=106）      6. 某機字長為32位，其存儲容量是64KB，按字編址它的尋址范圍是多少？若主存以字節編址，試畫出主存字地址和字節地址的分配情況。    解：存儲容量是64KB時，按字節編址的尋址范圍就是64KB，則：    按字尋址范圍 = 64K×8 / 32=16K字  按字節編址時的主存地址分配圖如下：討論：  1、一個存儲器不可能有兩套地址，注意字長32位，不是16位 ，不能按2字節編址；  2

21、、本題與IBM370、PDP-11機無關；  3、按字尋址時，地址仍為16位；´    （ ：地址14位，單元16K個，按字編址4K空間。）  4、字尋址的單位為字，不是B。  5、按字編址的地址范圍為016K-1，空間為16K字；按字節編址的地址范圍為064K-1，空間為64KB。不能混淆；  6、畫存儲空間分配圖時要畫出上限。    7. 一個容量為16K×32位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規格的存儲芯片時，各需要多少片？    1K×

22、4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位    解：地址線和數據線的總和 = 14 + 32 = 46根；    各需要的片數為：1K×4：16K×32 / 1K×4 = 16×8 = 128片 2K×8：16K×32 / 2K×8 = 8×4 = 32片 4K×4：16K×32 / 4K×4 = 4×8 = 32片 16K×1：16K×32

23、 / 16K×1 = 32片4K×8：16K×32 / 4K×8 = 4×4 = 16片8K×8：16K×32 / 8K×8 = 2×4 = 8片 討論：    地址線根數與容量為2的冪的關系，在此為214，14根；    ：32=25，5根）´數據線根數與字長位數相等，在此為32根。（不是2的冪的關系。    9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。    解：刷新對DRAM定期進行的全部重寫過程；&#

24、160;   刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作；    常用的刷新方法有三種集中式、分散式、異步式。    集中式：在最大刷新間隔時間內，集中安排一段時間進行刷新；    分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；    異步式：是集中式和分散式的折衷。討論：  1、刷新與再生的比較：      共同點：    動作機制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程

25、實現；    操作性質一樣。都是屬于重寫操作。區別：    解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。    操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機進行的；刷新以最大間隔時間為周期定時重復進行。    動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內部存儲矩陣的同一行。    芯片內部I/O操作不一樣。讀出再生時芯片數據引腳上有讀出數據輸出；

26、刷新時由于CAS信號無效，芯片數據引腳上無讀出數據輸出（唯RAS有效刷新，內部讀）。鑒于上述區別，為避免兩種操作混淆，分別叫做再生和刷新。    2、CPU訪存周期與存取周期的區別：    CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標之一，它反映了存儲器真正的工作周期時間。      3、分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內插入一個刷新周期，但此時讀寫周期和刷新周期合起來構成CPU訪存周期。     4、刷新定時方式有3

27、種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。    10. 半導體存儲器芯片的譯碼驅動方式有幾種？    解：半導體存儲器芯片的譯碼驅動方式有兩種：線選法和重合法。    線選法：地址譯碼信號只選中同一個字的所有位，結構簡單，費器材；    重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。可大大節省器材用量，是最常用的譯碼驅動方式。    11. 畫出用1024×4位的存儲芯片組成一個容量為64K&#

28、215;8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。    解：設采用SRAM芯片，    總片數 = 64K×8位 / 1024×4位              = 64×2 = 128片    題意分析：本題設計的存儲器結構上分為總體、頁面、組三級，因此畫圖時也應分三級畫。首先應確定各級的容量：    頁面容量 = 總容量 / 頁面數   

29、60;           = 64K×8位 / 4                 = 16K×8位；    組容量 = 頁面容量 / 組數              = 16K×8位 / 16 = 1K×8位；    組內片數 = 組容量 / 片容量         

30、0;       = 1K×8位 / 1K×4位 = 2片；地址分配：    頁面邏輯框圖：（字擴展）    存儲器邏輯框圖：（字擴展）討論： 頁選地址取A11、A10，頁內片選取A15A12；´      （頁內組地址不連貫？ ）  不分級畫；問題：´1、不合題意；2、芯片太多難畫；3、無頁譯碼，6：64譯碼選組。´  頁選直接聯到芯片；問題：1、SRAM一般只一個片選端；2、譯碼輸出負載能力需考慮。 附加門電路組合2級譯碼

31、信號；´      （應利用譯碼器使能端輸入高一級的譯碼選通信號） 不設組選，頁選同時選8組（16組），并行存取？´  組譯碼無頁選輸入；´  ´  2片芯片合為一體畫； 文字敘述代替畫圖；´  地址線、數據線不標信號名及信號序號。´      12. 設有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數據線的總和為最小

32、，試確定這種芯片的地址線和數據線，并說明有幾種解答。    解：存儲基元總數 = 64K×8位                 = 512K位 = 219位；    思路：如要滿足地址線和數據線總和最小，應盡量把存儲元安排在字向，因為地址位數和字數成2的冪的關系，可較好地壓縮線數。    設地址線根數為a，數據線根數為b，則片容量為：2a×b = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20；&#

33、160; a = 18，b = 2，總和 = 18+2 = 20；  a = 17，b = 4，總和 = 17+4 = 21；  a = 16，b = 8，總和 = 16+8 = 24；              由上可看出：片字數越少，片字長越長，引腳數越多。片字數、片位數均按2的冪變化。    結論：如果滿足地址線和數據線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數據線 = 1根；或地址線 = 18根，數據線 = 2根。  采用字、位擴展技術設計；&

34、#180;        13. 某8位微型機地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結構的存儲器，試問：    （1）該機所允許的最大主存空間是多少？    （2）若每個模塊板為32K×8位，共需幾個模塊板？    （3）每個模塊板內共有幾片RAM芯片？    （4）共有多少片RAM？    （5）CPU如何選擇各模塊板？    解：  （1）218 = 256K，則該機所允許的最大主存空間

35、是256K×8位（或256KB）；   （2）模塊板總數 = 256K×8 / 32K×8                      = 8塊；  （3）板內片數 = 32K×8位 / 4K×4位                    = 8×2 = 16片；  （4）總片數 = 16片×

36、8 = 128片；  （5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：討論： 不對板譯碼、片譯碼分配具體地址位；´  ´  板內片選設4位地址； 不設板選，8個板同時工作，總線分時傳送；´  8位芯片；´ 8板通過3：8譯碼器組成256K´      14. 設CPU共有16根地址線，8根數據線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀寫命令信號（高電平為讀，低電平為寫）。現有下列存儲芯片：ROM（2K×8位，4K

37、15;4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：    （1）最小4K地址為系統程序區，409616383地址范圍為用戶程序區；    （2）指出選用的存儲芯片類型及數量；    （3）詳細畫出片選邏輯。    解：    （1）地址空間分配圖：    （2）選片：ROM：4K×4位：2片；&#

38、160;                 RAM：4K×8位：3片；    （3）CPU和存儲器連接邏輯圖及片選邏輯：討論：  1）選片：當采用字擴展和位擴展所用芯片一樣多時，選位擴展。  理由：字擴展需設計片選譯碼，較麻煩，而位擴展只需將數據線按位引出即可。  本題如選用2K×8 ROM，片選要采用二級譯碼，實現較麻煩。  當需要RAM、ROM等多種芯片混用時，應盡量選容量等外特性較為一致的芯片，以便于簡化連線。  2）應盡

39、可能的避免使用二級譯碼，以使設計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產生二義性。  3）片選譯碼器的各輸出所選的存儲區域是一樣大的，因此所選芯片的字容量應一致，如不一致時就要考慮二級譯碼。另外如把片選譯碼輸出“或”起來使用也是不合理的。  4）其它常見錯誤： 138的C輸入端接地；（相當于把138當2-4譯碼器用，不合理）´´ EPROM的PD端接地；（PD為功率下降控制端，當輸入為高時，進入功率下降狀態。因此PD端的合理接法是與片選端-CS并聯。）´ ROM連讀/寫控制線-WE；（ROM無讀/寫控制端）   

40、 15. CPU假設同上題，現有8片8K×8位的RAM芯片與CPU相連，試回答：    （1）用74138譯碼器畫出CPU與存儲芯片的連接圖；    （2）寫出每片RAM的地址范圍；    （3）如果運行時發現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片都有與其相同的數據，分析故障原因。    （4）根據（1）的連接圖，若出現地址線A13與CPU斷線，并搭接到高電平上，將出現什么后果？    解：  （1）CPU與存儲器芯片連接邏輯圖：   

41、; （2）地址空間分配圖：    （3）如果運行時發現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片(第5片)都有與其相同的數據，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平。可能的情況有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路；    在此，假設芯片與譯碼器本身都是好的。    （4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間(奇數片)，A

42、13=0的另一半地址空間（偶數片）將永遠訪問不到。若對A13=0的地址空間（偶數片）進行訪問，只能錯誤地訪問到A13=1的對應空間(奇數片)中去。    17. 某機字長16位，常規的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。    解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術，圖示如下：8體交叉訪問時序：    18. 什么是“程序訪問的局部性”？存儲系統中哪一級采用了程序訪問的局部性原理？    解：程序運行的局部性原理指：

43、在一小段時間內，最近被訪問過的程序和數據很可能再次被訪問；在空間上，這些被訪問的程序和數據往往集中在一小片存儲區；在訪問順序上，指令順序執行比轉移執行的可能性大 (大約 5:1 )。存儲系統中Cache主存層次采用了程序訪問的局部性原理。20. Cache做在CPU芯片內有什么好處？將指令Cache和數據Cache分開又有什么好處？    答：Cache做在CPU芯片內主要有下面幾個好處：  1）可提高外部總線的利用率。因為Cache在CPU芯片內，CPU訪問Cache時不必占用外部總線；  2）Cache不占用外部總線就意味著外部總線可更多地支持I/O

44、設備與主存的信息傳輸，增強了系統的整體效率；  3）可提高存取速度。因為Cache與CPU之間的數據通路大大縮短,故存取速度得以提高；    將指令Cache和數據Cache分開有如下好處：  1）可支持超前控制和流水線控制，有利于這類控制方式下指令預取操作的完成；  2）指令Cache可用ROM實現，以提高指令存取的可靠性；  3）數據Cache對不同數據類型的支持更為靈活，既可支持整數（例32位），也可支持浮點數據（如64位）。    補充討論：    Cache結構改進的第三個措施是分級實

45、現，如二級緩存結構，即在片內Cache（L1）和主存之間再設一個片外Cache（L2），片外緩存既可以彌補片內緩存容量不夠大的缺點，又可在主存與片內緩存間起到平滑速度差的作用，加速片內緩存的調入調出速度（主存L2L1）。    21. 設某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設計一個四路組相聯映象（即Cache每組內共有4個字塊）的Cache組織，要求：（1）畫出主存地址字段中各段的位數；（2）設Cache的初態為空，CPU依次從主存第0、1、299號單元讀出100個字（主存一次讀出一個字），并重復按此次序讀8次，問命中率是多少？（3）

46、若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？  答：（1）由于容量是按字節表示的，則主存地址字段格式劃分如下：    8           7           2           3         2 （2）由于題意中給出的字地址是連續的，故（1）中地址格式的最低2位不參加字的讀出操作。當主存讀0號字單元時，將主存0號字塊（0

47、7）調入Cache（0組x號塊），主存讀8號字單元時，將1號塊（815）調入Cache（1組x號塊） 主存讀96號單元時，將12號塊（96103）調入Cache（12組x號塊）。»    共需調100/8 13次，就把主存中的100個數調入Cache。除讀第1遍時CPU需訪問主存13次外，以后重復讀時不需再訪問主存。則在800個讀操作中：  訪Cache次數=（100-13）+700=787次» 0.98 »  Cache命中率=787/800 98%（3）設無Cache時訪主存需時800T（T為主存周期），加入Cache后

48、需時：      （131.167+13）T»T/6+13T´787144.167T»                        5.55倍»則：800T/144.167T     有Cache和無Cache相比，速度提高4.55倍左右。    23. 畫出RZ、NRZ、NRZ1、PE、FM寫入數字串1011001的寫入電流波形圖。    解：

49、    24. 以寫入1001 0110為例，比較調頻制和改進調頻制的寫電流波形圖。    解：寫電流波形圖如下：    比較：    1）FM和MFM寫電流在位周期中心處的變化規則相同；    2）MFM制除連續一串“0”時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；    3）FM制記錄一位二進制代碼最多兩次磁翻轉，MFM制記錄一位二進制代碼最多一次磁翻轉，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當

50、MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當；      4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據相鄰兩個位周期的讀出信息產生，自同步技術比FM制復雜得多。    25. 畫出調相制記錄01100010的驅動電流、記錄磁通、感應電勢、同步脈沖及讀出代碼等幾種波形。    解：注意：  1）畫波形圖時應嚴格對準各種信號的時間關系。  2）讀出感應信號不是方波而是與磁翻轉邊沿對應的尖脈沖；  3）同步脈沖的出現時間應能“包裹”要選的讀出感應信號，才能

51、保證選通有效的讀出數據信號，并屏蔽掉無用的感應信號。  4）最后讀出的數據代碼應與寫入代碼一致。    26. 磁盤組有六片磁盤，每片有兩個記錄面，存儲區域內徑22厘米，外徑33厘米，道密度為40道/厘米，內層密度為400位/厘米，轉速2400轉/分，問：    （1）共有多少存儲面可用？    （2）共有多少柱面？    （3）盤組總存儲容量是多少？    （4）數據傳輸率是多少？    解：    （1）若去掉兩個保護面，則共有：6 

52、5; 2 - 2 = 10個存儲面可用；    （2）有效存儲區域        =（33-22）/ 2 = 5.5cm        柱面數 = 40道/cm × 5.5= 220道=p    （3）內層道周長=22 69.08cm            道容量=400位/cm×69.08cm          = 3454B 

53、60;         面容量=3454B × 220道          = 759，880B        盤組總容量 = 759，880B × 10面                      = 7，598，800B（4）轉速 = 2400轉 / 60秒          = 40

54、轉/秒      數據傳輸率 = 3454B × 40轉/秒                        = 138，160 B/S 注意：1）計算盤組容量時一般應去掉上、下保護面；的精度選取不同將引起答案不同，一般取兩位小數；p2）盤組總磁道數（=一個盤面上的磁道數）¹3）柱面數4）數據傳輸率與盤面數無關；5）數據傳輸率的單位時間是秒，不是分。    27. 某磁盤存儲器轉速為3000轉/分，共有4個記

55、錄盤面，每毫米5道，每道記錄信息12 288字節，最小磁道直徑為230mm，共有275道，求：    （1）磁盤存儲器的存儲容量；    （2）最高位密度（最小磁道的位密度）和最低位密度；    （3）磁盤數據傳輸率；    （4）平均等待時間。解：  （1）存儲容量 = 275道×12 288B/道×4面 = 13 516 800B  （2）最高位密度 = p12 288B/230= 17B/mm = 136位/mm（向下取整）    最大磁道直徑

56、60; =230mm+275道/5道 ×2  = 230mm + 110mm = 340mmp    最低位密度 = 12 288B / 340= 11B/mm = 92位 / mm （向下取整）   （3）磁盤數據傳輸率        = 12 288B × 3000轉/分        =12 288B × 50轉/秒=614 400B/S  （4）平均等待時間 = 1/50 / 2 = 10ms討論：  1、本題給出的道

57、容量單位為字節，因此算出的存儲容量單位也是字節，而不是位；  2、由此算出的位密度單位最終應轉換成bpm(位/毫米）；  3、平均等待時間是磁盤轉半圈的時間，與容量無關。第 五 章1. I/O有哪些編址方式？各有何特點？    解：常用的I/O編址方式有兩種： I/O與內存統一編址和I/O獨立編址；    特點： I/O與內存統一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設備和主存占用同一個地址空間，CPU可像訪問主存一樣訪問I/O設備，不需要安排專門的I/O指令。    I/O獨立編址方式時機器

58、為I/O設備專門安排一套完全不同于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。討論：I/O編址方式的意義：    I/O編址方式的選擇主要影響到指令系統設計時I/O指令的安排，因此描述其特點時一定要說明此種I/O編址方式對應的I/O指令設置情況。´  I/O與內存統一編址方式將I/O地址看成是存儲地址的一部分，占用主存空間；    問題：確切地講， I/O與內存統一編址的空間為總線空間，I/O所占用的是內存的擴展空間。 I/O獨立編址方式有明顯的I/O地址標識，

59、´  而I/O與內存統一的編址方式沒有；    問題：無論哪種編址方式，I/O地址都是由相應的指令提供的，而地址本身并沒有特殊的標識。    2. 簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯絡方式？它們分別用于什么場合？    答： CPU與I/O之間傳遞信息常采用三種聯絡方式：直接控制（立即響應）、 同步、異步。 適用場合分別為：    直接控制適用于結構極簡單、速度極慢的I/O設備，CPU直接控制外設處于某種狀態而無須聯絡信號。    同步方式采用統一的時標進行聯絡

60、，適用于CPU與I/O速度差不大，近距離傳送的場合。    異步方式采用應答機制進行聯絡，適用于CPU與I/O速度差較大、遠距離傳送的場合。討論：注意I/O交換方式、I/O傳送分類方式與I/O聯絡方式的區別：    串行、并行I/O傳送方式常用于描述I/O傳送寬度的類型；      I/O交換方式主要討論傳送過程的控制方法；      I/O聯絡方式主要解決傳送時CPU與I/O之間如何取得通信聯系以建立起操作上的同步配合關系。´  同步方式適用于CPU與I/O工作速度完全同步

61、的場合。    問題： I/O 要達到與CPU工作速度完全同步一般是不可能的。同步方式的實質是“就慢不就快”，如采用同步方式一般CPU達不到滿負荷工作。    6. 字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？    解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復刷新；只讀存儲器作為字符發生器使用，他起著將字符的ASCII碼轉換為字形點陣信息的作用。   8. 某計算機的I/O設備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數據位、一位校驗位和一位停止位。若要求每秒鐘傳送48

62、0個字符，那么該設備的數據傳送速率為多少？    解：480×10=4800位/秒=4800波特；    波特是數據傳送速率波特率的單位。  注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數據傳送速率，串行傳送時一般用波特率表示。  兩者的區別：字符傳送率是數據的“純”有效傳送率，不含數據格式信息；波特率是“毛”傳送率，含數據格式信息。    10. 什么是I/O接口?為什么要設置I/O接口？I/O接口如何分類？    解： I/O接口一般指CPU和I/O設備間的連接部件； I

63、/O接口分類方法很多，主要有：    按數據傳送方式分有并行接口和     串行接口兩種；    按數據傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。    12. 結合程序查詢方式的接口電路，說明其工作過程。    解：程序查詢接口工作過程如下（以輸入為例）：開命令接收門；®選中，發SEL信號®設備選擇器譯碼®接口®地址總線®    1）CPU發I/O地址  設備開始工作；®接口向設備發啟

64、動命令® D置0，B置1 ®  2）CPU發啟動命令 DBR；®    3）CPU等待，輸入設備讀出數據    B置0，D置1；®接口®4）外設工作完成，完成信號 CPU；®控制總線®    5）準備就緒信號    6）輸入：CPU通過輸入指令（IN）將DBR中的數據取走；    若為輸出，除數據傳送方向相反以外，其他操作與輸入類似。工作過程如下：    開命令接收門；®選中，發SEL信

65、號®設備選擇器譯碼®接口®地址總線®1）CPU發I/O地址    2）輸出： CPU通過輸出指令（OUT）將數據放入接口DBR中； 設備開始工作；®接口向設備發啟動命令® D置0，B置1 ®    3）CPU發啟動命令    4）CPU等待，輸出設備將數據從 DBR取走； B置0，D置1；®接口®    5）外設工作完成，完成信號    CPU，CPU可通過指令再次向接口DBR輸出數據，進行第二次傳送。&#

66、174;控制總線®6）準備就緒信號    13. 說明中斷向量地址和入口地址的區別和聯系。    解：    中斷向量地址和入口地址的區別：    向量地址是硬件電路（向量編碼器）產生的中斷源的內存地址編號，中斷入口地址是中斷服務程序首址。    中斷向量地址和入口地址的聯系：    中斷向量地址可理解為中斷服務程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務程序入口地址。 (兩種方法：在向量地址所指單元內放一條JUM指令；主存中設向量地址表。參考）討

67、論：  硬件向量法的實質：  當響應中斷時，為了更快、更可靠的進入對應的中斷服務程序執行，希望由硬件直接提供中斷服務程序入口地址。但在內存地址字較長時這是不可能的。因此由硬件先提供中斷源編號、再由編號間接地獲得中斷服務程序入口地址。這種中斷源的編號即向量地址。  由于一臺計算機系統可帶的中斷源數量很有限，因此向量地址比內存地址短得多，用編碼器類邏輯部件實現很方便。    14. 在什么條件下，I/O設備可以向CPU提出中斷請求？    解：I/O設備向CPU提出中斷請求的條件是：I/O接口中的設備工作完成狀態為1（D=1），

68、中斷屏蔽碼為0 （MASK=0），且CPU查詢中斷時，中斷請求觸發器狀態為1（INTR=1）。    15. 什么是中斷允許觸發器？它有何作用？    解：中斷允許觸發器是CPU中斷系統中的一個部件，他起著開關中斷的作用（即中斷總開關，則中斷屏蔽觸發器可視為中斷的分開關）。      16. 在什么條件和什么時間，CPU可以響應I/O的中斷請求？    解：CPU響應I/O中斷請求的條件和時間是：當中斷允許狀態為1（EINT=1），且至少有一個中斷請求被查到，則在一條指令執行完時，響應中斷。  

69、     17. 某系統對輸入數據進行取樣處理，每抽取一個輸入數據，CPU就要中斷處理一次，將取樣的數據存至存儲器的緩沖區中，該中斷處理需P秒。此外，緩沖區內每存儲N個數據，主程序就要將其取出進行處理，這個處理需Q秒。試問該系統可以跟蹤到每秒多少次中斷請求？    解：這是一道求中斷飽和度的題，要注意主程序對數據的處理不是中斷處理，因此Q秒不能算在中斷次數內。  N個數據所需的處理時間=P×N+Q秒  平均每個數據所需處理時間= （P×N+Q） /N秒；  求倒數得：  該系統跟蹤到的每秒中斷請

70、求數=N/（P×N+Q）次。    19. 在程序中斷方式中，磁盤申請中斷的優先權高于打印機。當打印機正在進行打印時，磁盤申請中斷請求。試問是否要將打印機輸出停下來，等磁盤操作結束后，打印機輸出才能繼續進行？為什么？    解：這是一道多重中斷的題，由于磁盤中斷的優先權高于打印機，因此應將打印機輸出停下來，等磁盤操作結束后，打印機輸出才能繼續進行。因為打印機的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數據丟失。討論：´ 打印機不停，理由有如下幾種： 打印內容已存入打印機緩存；´     

71、問題：1）如果打印機無緩存呢？        2）如果打印機有緩存，還需要用程序中斷方式交換嗎？（應用DMA) 由于在指令執行末查中斷，因此執行打印指令時不會響應磁盤中斷。´      問題：打印中斷處理程序=打印指令？ 采用字節交叉傳送方式，當兩者同時請求中斷時，先響應盤，再響應打印機，交叉服務。´      問題：這是程序中斷方式嗎？ 由于打印機速度比CPU慢得多，CPU將數據發送給打印機后，就去為磁盤服務，而這時打印機可自己慢慢打印。´   

72、;   問題：停止打印機傳送=停止打印機動作？ 我有打印機，感覺上打印機工作是連貫的；´      問題：人的感覺速度=計算機工作速度？      22. CPU對DMA請求和中斷請求的響應時間是否一樣？為什么？      解： CPU對DMA請求和中斷請求的響應時間不一樣，因為兩種方式的交換速度相差很大，因此CPU必須以更短的時間間隔查詢并響應DMA請求（一個存取周期末）。討論：  CPU對DMA的響應是即時的；´      

73、0; 隨時都能響應？ CPU響應DMA的時間更短；´    ´    DMA比中斷速度高；      短、高或不一樣的具體程度？ ´ 不一樣。因為DMA與CPU共享主存，會出現兩者爭用主存的沖突，CPU必須將總線讓給DMA接口使用，常用停止CPU訪存、周期竊取及DMA與CPU交替訪存三種方式有效的分時使用主存；    這種情況僅僅存在于DMA與中斷程序之間嗎？答非所問。         24. DMA的工作方式中，CPU暫停方式和周期挪

74、用方式的數據傳送流程有何不同？畫圖說明。    解：兩種DMA方式的工作流程見下頁，其主要區別在于傳送階段，現行程序是否完全停止訪存。停止CPU訪存方式的DMA工作流程如下：現行程序             CPU             DMAC             I/O      CPU                     DMAC                     I/O           B