1、西安電子科技大學(xué)碩士研究生課程考試試卷科目集成電路封裝與測試題目硅通孔（TSVTSV 工藝技術(shù)學(xué)號 15111226571511122657 班級 111504111504姓名馬會會任課教師包軍林評卷人簽名注意事項1 1 .考試舞弊者做勒令退學(xué)或開除學(xué)籍2 2 . .用鉛筆答題一律無效（作圖除外）3 3 . .試題隨試卷一起交回硅通孔 TSVTSV 工藝技術(shù)1511122657 馬會會摘要:本文主要介紹近幾年封裝技術(shù)的快速發(fā)展及發(fā)展趨勢。簡單介紹了 TSV 技術(shù)的發(fā)展前景及其優(yōu)勢。詳細介紹了硅通孔工藝以及其關(guān)鍵技術(shù)。并針對 TSV 中通孔的形成，綜述了國內(nèi)外研究進展，提出了干法刻蝕、濕法刻蝕、

2、激光鉆孔和光輔助電化學(xué)刻蝕法(PAECE)等四種 TSV 通孔的加工方法、 并對各種方法進行了比較， 提出了各種方法的適用范圍。關(guān)鍵詞：后摩爾時代；封裝技術(shù)；TSV;硅通孔Abstract:Thispapermainlyintroducestherapiddevelopmentanddevelopmenttrendofpackagingtechnologyinrecentyears.Inthebriefintroductionofseveralverticalpackagingtechnology,thepaperfocusesonthedevelopmentofTSVtechnologyan

3、ditsadvantages.ThetechnologyofSi-throughholeanditskeytechnologiesareintroducedindetail.Inthispaper,theresearchprogressofTSVwassummarized,andthemethodofdryetching,wetetching,laserdrillingandphotoassistedelectrochemicaletching(PAECE)wasproposed,andfourkindsofTSVthroughholewerecompared.Keywords：PostMoo

4、reera;packagingtechnology;TSV;siliconthroughhole引言集成電路技術(shù)在過去的幾十年里的到了迅速的發(fā)展。集成電路的速度和集成度得到了很大的提高并且一直遵循摩爾定律不斷發(fā)展，即單位集成電路面積上可容納的晶體管數(shù)目大約每隔 18 個月可以增加一倍。然而，當(dāng)晶體管尺寸減小到幾十納米級后，想再通過減小晶體管尺寸來提升集成電路的性能已經(jīng)變得非常困難，要想推動集成電路行業(yè)繼續(xù)遵循摩爾定律發(fā)展就不得不尋求新的方法。自從集成電路發(fā)明以來，芯片已無可辯駁地成為電子電路集成的最終形式。從那以后，集成度增加的速度就按照摩爾定律的預(yù)測穩(wěn)步前進。摩爾定律的預(yù)測在未來若干年依然有

5、效的觀點目前仍然被普遍接受，然而，一個同樣被廣泛認同的觀點是，物理定律將使摩爾定律最初描述的發(fā)展趨勢停止。在這種情況下，電子電路技術(shù)和點路設(shè)計的概念將進入一個新的發(fā)展階段，互連線將在重要性和價值方面得到提升。在被稱作“超越摩爾定律”的新興范式下，無論是物理上還是使用上，在 z 軸方向組裝都變得越來越重要。目前在電子封裝業(yè)中第三維正在被廣泛關(guān)注，成為封裝技術(shù)的主導(dǎo)。民面卻苜長期發(fā)展路罐WLP、-J-LCOISOP、TQ1-p.sorsTQfP件前的問題*唯.納米能新忖 T.新技術(shù).新地揭一性樓也怩3ilech.海忡立曲拔*l”-V族tG*納米線瓶*伯rjSwrtJz絳的持內(nèi)依本健炳興評炳也門內(nèi)境

6、咬它度。孑M料件暨IH方整郵性列徵K面電主制峰和設(shè)小成本例何帆U如fl-rn端|*功能.祝*3DSOC成FHGAC?nm13bM州MbiT駕但弗針嫡孔QKP1970年Jftiflit|典2旬：M00年301。T工加處年后rIIPViABCiA1M(MSIP由加.也瓜時小隔過苴本嫉圖 1 封裝的技術(shù)演變與長期發(fā)展圖FigITechnicalevolutionandlongtermdevelopmentofpackaging3D(three-dimensional)集成電路被認為是未來集成電路的發(fā)展方向，它通過使集成芯片在垂直方向堆疊來提高單位面積上晶體管數(shù)量， 使得在相同工藝下芯片的集成度可以大

7、大的提高。 以前實現(xiàn)三維集成電路堆疊的主要方法是絲焊工藝和倒裝芯片工藝，它們都是將分立集成電路進行簡單的垂直方向上的堆疊，芯片間的互連是通過芯片管腳片外簡單對接實現(xiàn)的，雖然這也實現(xiàn)了芯片的三維堆疊，如圖 1.1 中左圖所示，但是該互連方式使得芯片間連線依然較長，并不是真正意義上的三維集成電路， 而“穿透硅通道(Through-SiliconVias)”技術(shù)的出現(xiàn)才使實現(xiàn)真正緊密集成多塊芯片的三維集成電路成為了可能，如圖 1.1 右圖所示，TSV 使得各芯片間互連線更短了，而且互連線都在芯片的內(nèi)部，這樣受到的干擾也比互連線在外部小得多1。圖 2 運用引線鍵合(左)和 TSV(右)的 3D 集成電

8、路Fig23Dintegratedcircuitswithwirebonding(left)andTSV(right).TSV 技術(shù)可以使集成電路的性能從多個方面得到很大的提升。TSV 技術(shù)能很好地提高集成電路的集成度；能大大縮短了集成電路之間連線，進而使延時和功耗都得到了顯著地減小；同時，TSV 技術(shù)還能把不同工藝材料和不同的功能模塊集成到一起，給芯片整體性能優(yōu)化帶來很大方便。這些顯著的優(yōu)勢都使得 TSV技術(shù)近年來成為熱門的研究領(lǐng)域。13D 集成中的 TSV 技術(shù)3D 集成并不是一個嶄新的概念，早在 1967 年美國 RC 慫司就已經(jīng)提出這種想法，并且有少數(shù)電子產(chǎn)品就使用了量身定做的 3D

9、封裝方式，但可惜 3D 封裝的概念還沒有主流技術(shù)。隨著市場對產(chǎn)品功能與性能需求和挑戰(zhàn)的急速增加，傳統(tǒng) ZD 集成技術(shù)的瓶頸問題越來越突出,3D 集成技術(shù)才被人慢慢從新重視起來。1989年，日本東北大學(xué)的 Koyanagi 等人首次提出一種制造 3D 集成電路的工藝方法，即將晶圓與另一片厚的晶圓連結(jié)起來后，從晶圓的背后將其磨薄5o1995 年他們又開發(fā)了用 poly-Si 材料制作多層 TSV 的技術(shù)。目前 3D 集成技術(shù)被認為是未來集成技術(shù)的發(fā)展方向，并可以使摩爾定律繼續(xù)有效的有力保證。在實現(xiàn) 3D 集成的技術(shù)中，硅通孔(ThroughSiliconVia,TSV)技術(shù)扮演者極其重要的關(guān)鍵角色

10、，它使得 3D 互連成為可能。它不僅可以作為 3D 集成電路中信號的通道，也可以作為 3D 集成電路中散熱的通道。具體來講,TSV 就是用來連通硅晶圓上下兩邊的通孔，并在通孔中關(guān)注導(dǎo)體形成互連線。具體灌注的導(dǎo)體可以根據(jù)其應(yīng)用目的而定，如 Cu,W 以及 poly-si,并用絕緣層(通常為 SiO2)將 TSV 導(dǎo)體與基底隔離開來.而這層絕緣層也將給 TSV引入主要的寄生電容以及影響 TSV 的熱性能。同時，TSV 導(dǎo)體與通孔壁之間還會有一層很薄的阻礙層（如 Ta）,用來阻止 TSV 導(dǎo)體的金屬原子向硅基底滲透。由 3D 工藝流程確定 TSV 的發(fā)展路線圖。表 1TSV 尺寸發(fā)展路線Table1

11、developmentrouteofTSVdimensions全局TSV（主要應(yīng)用于W2W,IAW或者b2D的3D集成）2009-20122012-2015最小TSV直卷一24/m最小TSV間距8-16jLtm4-8/m最小TSV深度20-50m20-50m最大TW長寬比5:1-10:110:1-20:1中攣局域TSV（主襄應(yīng)用于W2W的3D集戌）2009-20122012-2015最小TSV直役1-2/jtri0.8-1.5/jm最小T5V間距2-4xmft/hTSV深度6-6*lQfnn最大TSV長寬比5:170:110:1-20:1TSV（throughsiliconvia）技術(shù)是穿透硅

12、通孔技術(shù)的縮寫，一般簡稱硅通孔技術(shù)。采用硅通孔 TSV 技術(shù)的 3D 集成方法能提高器件的數(shù)據(jù)交換速度、減少功耗以及提高輸入/輸出端密度等方面的性能6o采用 TSV 技術(shù)也可以提高器件的良率，因為大尺寸芯片可以分割為幾個功能模塊的芯片（小尺寸芯片具有更高的器件良率），再將它們進行相互堆疊的垂直集成， 或者將它們在同一插入中介層上進行彼此相鄰的平面集成。硅通孔技術(shù)（TSV）是通過在芯片和芯片之間、晶圓與晶圓之間制作垂直導(dǎo)通，實現(xiàn)芯片之間互連的最新技術(shù)。它將集成電路垂直堆疊，在更小的面積上大幅提升芯片性能并增加芯片功能。與以往的 IC 封裝鍵合和使用凸點的疊加技術(shù)不同。TSV 能夠使芯片在三維方向

13、上堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，業(yè)內(nèi)人士將 TSV 稱為繼引線鍵合（WireBonding）、TAB 和倒裝芯片 FC 之后的第四代封裝技術(shù)。圖 3 三代封裝技術(shù)Fig3Threegenerationpackagingtechnology由于 TSV 工藝的內(nèi)連接長度可能是最短的，因此可以減小信號傳輸過程中的寄生損失和縮短時間延遲。TSV 的發(fā)展將受到很多便攜式消費類電子產(chǎn)品的有力推動，這些產(chǎn)品需要更長的電池壽命和更小的波形系統(tǒng)。芯片堆疊是各種不同類型電路互相混合的最佳手段，例如將存儲器直接堆疊在邏輯器件上方。2TSV 技術(shù)的發(fā)展趨勢如圖 1 所示，近

14、幾年 TSV 技術(shù)的發(fā)展迅速，2007 年至 2012 年，TSV 專利數(shù)量持續(xù)穩(wěn)步增長，TSV 越來越受到關(guān)注。TSV 逐步成為目前電子封裝技術(shù)中最引人注目的一種技術(shù)7。圖 419922012 年公開的 TSV 專利Fig4TSVopen19922012patentsTSV 技術(shù)將在垂直方向堆疊層數(shù)、硅片減薄、硅通孔直徑、填充材料、通孔刻蝕等方面繼續(xù)向微細化方向發(fā)展。在垂直方向上堆疊層數(shù)由 2007 年的 3-7 層裸芯片發(fā)展到 2015 年的 514 層裸芯片的堆疊。為使堆疊 14 層裸芯片的封裝仍能符合封裝總厚度小于 lmm 的要求，在硅片減薄上，由 2007 年的 20um50um 勺

15、厚度減低至 2015 年的 8um 厚度。在硅通孔的直徑上，由 2007 年的 4.0um 縮小至 2015 年的1.6um。TSV 技術(shù)發(fā)展重點還包括工藝開發(fā)、三維 Ic 設(shè)計測試、多尺寸通孔技術(shù)以及靜電保護。3 硅通孔工藝的分類和流程在實踐中實現(xiàn)硅通孔的過程有很多，大體可以分為三類：前段制程前先通孔型是指在沒有做任何 CMOSC 藝前在空白硅片上制作通孔；后段制程后先通孔型是指在 CMOSS 件即將完成和硅片減薄工藝前先制作通孔； 后段制程后后通孔型是指器件硅片在通孔形成前先減薄到其最終厚度.先通孔技術(shù)通孔材料是多晶硅；后通孔技術(shù)通孔材料是銅、鴇。TSV 是通過銅填充或者銅的均勻性淀積進行

16、制作的。其中，銅從通孔底部和側(cè)壁同時開始生長。 為了確保通孔頂部附近能夠進行速度較慢的放射狀生長以獲得無孔洞填充結(jié)果，電鍍系統(tǒng)還采用了一些有機添加劑，以下是所用的工藝步驟：(1)通過刻蝕或者激光熔化在硅晶體中形成通孔(2)通過 PECVD 淀積氧化層(3)通過 PVD、PECVD 或 MOCVD 工藝淀積金屬粘附層/阻擋層/種子層；(4)通過電化學(xué)反應(yīng)往通孔中淀積銅金屬(5)通過化學(xué)機械拋光或研磨和刻蝕工藝去除平坦表面上的銅金屬。如圖 3.1 所示為制作硅通孔的基本流程圖圖 5 制作硅通孔的基本流程圖Fig5Thebasicflowchartofmakingsiliconthroughhole

17、TSV 技術(shù)不僅可以連接兩塊芯片內(nèi)的不同核心，還能將處理器和內(nèi)存不同部件連在一起，并通過大戶簽個微小的連線傳輸數(shù)據(jù)，比如在硅錯芯中，通過鉆出許多細微的孔洞并以鴇材料填充。就能夠得到 TSM 相比之下目前的芯片大多使用總線（BUS 通道傳輸數(shù)據(jù)，容易造成堵塞、影響效率。更加節(jié)能也是 TSV 的特色之一。據(jù)稱，TSV 可以將硅錯芯片的功耗降低大約 40%另外，由于改用垂直方式堆疊成“3D”芯片,TSV 還能打打節(jié)約主板空間。盡管目前也有垂直堆疊芯片，但都是通過總線互連，因此不具備 TSV 的高帶寬優(yōu)勢，因為 TSV 是直接連接頂部芯片和底部芯片的。4TSV 工藝中的關(guān)鍵技術(shù)使用 TSV 互連的 3

18、D 芯片堆疊所需的關(guān)鍵技術(shù)包括8:（1）通孔的形成；（2）絕緣層、阻擋層和種子層得淀積（3）銅的填充（電鍍）、去除和再分布引線（RDL電鍍（4）晶圓減薄（5）晶圓/芯片對準、鍵合與切片4.1 通孔制作技術(shù)4.1.1 干法刻蝕干法刻蝕是用等離子體進行薄膜刻蝕的一項技術(shù)，以等離子體形式存在的氣體具有兩個特點：第一，與常態(tài)下的氣體相比，等離子體中的這些氣體的化學(xué)活性更強，為了更快的與材料發(fā)生反應(yīng)以實現(xiàn)刻蝕去除的目的， 應(yīng)當(dāng)根據(jù)被刻蝕材料的不同選擇合適硅片刻僅TSV減薄減薄絕級層TSY 填充金屬 CuA沉積絕緣層鉆附層和種子層口竽園$甲BCuTi/CuUlSn的氣體；第二，為了達到利用物理能量轉(zhuǎn)移實現(xiàn)

19、刻蝕的目的，可以利用電場對等離子體進行引導(dǎo)和加速，使得離子具有一定的能量，當(dāng)其轟擊被刻蝕物表面時，就會擊出被刻蝕物材料的原子。因此，干法刻蝕是晶圓片表面物理和化學(xué)兩種過程相互平衡的結(jié)果，其中干法刻蝕又分為物理性刻蝕、化學(xué)性刻蝕以及物理化學(xué)刻蝕三種。4.1.2 濕法刻蝕將晶片放置于液態(tài)化學(xué)腐蝕液中進行的腐蝕稱為濕法腐蝕，在腐蝕過程中，腐蝕液通過化學(xué)反應(yīng)將接觸的材料逐步侵蝕溶解掉。 化學(xué)腐蝕的試劑包括很多種， 有酸性的、堿性的、以及有機腐蝕劑等。根據(jù)選擇的腐蝕劑，又分為各向同性腐蝕以及各向異性腐蝕劑。濕法腐蝕的一個很大的優(yōu)點是成本低廉，而且對于同一個圖形的硅晶圓在同樣濃度溶液中的腐蝕過程是可以重復(fù)

20、的，只要找到同一圖形的硅晶圓、在同一配比的溶液中刻蝕深度與時間的關(guān)系，便可以準確制作出一定厚度的超薄芯片。4.1.3 激光鉆孔由于激光具有高能量，高聚焦等特性，依據(jù)光熱燒蝕和光化學(xué)裂蝕原理形成目前常用的兩種激光鉆孔方式，一種是二氧化碳激光鉆孔，另一種是 UV 激光鉆孔。二氧化碳激光鉆孔是由光熱燒蝕機理在極短的時間以波大于 760nm 的紅外光將有機板材予以強熱融化或者氣化，使之被持續(xù)移除而成孔。UV 激光鉆孔利用光化學(xué)裂蝕機理，通過發(fā)射位于紫外線區(qū)的，激光波長小于 400nm 的高能量光子，使基板材料中長分子鏈高分子有機化合物的化學(xué)鍵撕裂，在眾多碎粒體積增大和外力抽吸下，使基材被快速移除，從而

21、形成微孔。UV 激光鉆孔不需要燒蝕的盲孔進行除膠渣工序，但是其加工方式為單孔逐次加工，在加工效率方面大大落后于二氧化碳激光鉆孔，一般二氧化碳激光鉆孔的效率是 UV 激光鉆孔的 45 倍。如下圖所小。該芯片由 8 張晶圓疊層而成，芯片厚度僅為 560um。三星公司宣稱 TSV 的制作是由激光鉆孔完成9。圖 6 三星電子開發(fā)的 16GB 的 NAND1 閃存（2GBX8）Fig6SamsungElectronicsDevelopmentoftheNAND16GBflashmemory（2GBx8）但激光鉆孔技術(shù)也有其缺點和不足，參見如圖 4.2，無法滿足未來更小孔徑高深寬比 TSV 通孔制作；（1

22、）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔內(nèi)壁粗糙度較大，難以淀積連續(xù)絕緣層/種子層;（2）通孔內(nèi)壁亞表面熱損傷較大（圖 4.3），影響填充后孔的可能性；制作通孔尺寸精確度5um.圖 8 激光鉆孔亞表面熱損傷區(qū)Fig8Laserdrillingandsurfacethermaldamagezone目前,激光鉆孔技術(shù)可以加工直徑 10um 的通孔，但只適用于直徑大于 25um 的硅通孔商用加工.隨著通孔直徑減小，為提高通孔精度和熱損傷，UV（紫外）激光已取代紅外激光.激光鉆孔技術(shù)需要重點解決機械裝置移動精度低可重復(fù)性低及生產(chǎn)效率低降低亞表面熱損傷等問題10o4.1.4光輔助電化學(xué)刻蝕電化學(xué)

23、刻蝕是一種采用液態(tài)腐蝕劑的濕法腐蝕工藝，它屬于濕法刻蝕技術(shù)。必須有空穴的參與才能實現(xiàn)硅溶解的過程，為了實現(xiàn)定點刻蝕，通過光生空穴并控制空穴的輸運過程將空穴輸送的反應(yīng)點，這就是所謂的光輔助電化學(xué)刻蝕技術(shù)。采用這種方法具有以下優(yōu)點：第一，由于巧妙的利用了光能量激發(fā)硅片中的空穴，并且能夠與電解液中帶有負電荷的電子發(fā)生化學(xué)反應(yīng)而生成可溶性物質(zhì)， 在除去被加工材料殘余的同時而沒有造成附產(chǎn)物堆積，因而不會影響深部加工；第二，與一般刻蝕方法相比，得到結(jié)構(gòu)的深寬比更大；第三，采用此方法不僅能夠加工單個孔，還可以一次完成空陣列中所有孔的加工，因此，它是一種真正的并行加工的方法；第四，這種方法簡單明確，加工成本較

24、低，并且容易搭建反應(yīng)裝置，因此，非常適合實驗室研究1104.2 通孔側(cè)壁薄膜淀積技術(shù)完成金屬填充前必須淀積絕緣層，隔斷填充金屬和硅本體材料的電導(dǎo)通。接著淀積粘附/擴散阻擋層和種子層金屬。 粘附/擴散阻擋層阻擋填充金屬向絕緣層和本體材料擴散，同時與絕緣層和種子層具有良好的粘附性。4.2.1通孔側(cè)壁絕緣層淀積技術(shù)通孔內(nèi)絕緣層材料有硅氧化物、硅氮化物、聚合物等。不同絕緣層，需要不同的淀積技術(shù)，如表 4.1。PECVD 技術(shù)淀積速率高，工藝溫度最低且膜層覆蓋能力強，廣泛應(yīng)用與淀積二氧化硅等絕緣層材料。真空氣相淀積 Paylene 作為硅通孔側(cè)壁絕緣層，在 TSV 工藝中也獲得廣泛使用。表 2 通孔側(cè)壁

25、絕緣層淀積技術(shù)Table2ThroughholewallinsulationlayerdepositiontechnologyFig圖 7 激光鉆孔形貌圖7Laserdrillingtopography上譚昆淀積 j 優(yōu)缺點技術(shù)溫度式淀制速率均勻性其他弛優(yōu)化低呆好臺階司蓋能力高CD而低不好臺階是茶能力高1RVIISiA,一為低好臺階湖淀能力高PECVD150-100較高好臺階網(wǎng)忠能力局其空氣相淀相PriryHcnc150高好介電常數(shù)較低4.2.2 通孔側(cè)壁粘附/擴散阻擋層和種子層金屬淀積技術(shù)通常 TSV 工藝采用電鍍銅工藝進行瞳孔填充。Cu 在二氧化硅介質(zhì)中擴散速度很快，易使其節(jié)電性能嚴重退化

26、；銅對半導(dǎo)體的載流子具有很強的陷阱效應(yīng)。銅擴散到半導(dǎo)體本體材料中將嚴重影響半導(dǎo)體器件電性特征；銅和二氧化硅的粘附強度較差，必須在二者中間淀積一層 Ta,TaN/Ta,TiN,等擴散阻擋層，防止銅擴散并提高種子層得粘附強度。常見的淀積技術(shù)見表 4.2。表 3 通孔側(cè)壁粘附/擴散阻擋層和種子層金屬淀積技術(shù)Table3Throughholewalladhesion/diffusionbarrierlayerandseedlayermetaldepositiontechnique優(yōu)戰(zhàn)點技術(shù)TTTT溫度淀E時率均4批其他PDTh高低較差不適合仇山鼠控戢肘Ta,HWCu.,加 CT低轉(zhuǎn)而好臺階覆維腌力高P

27、tCVDTaN. UN帳好臺階檢幕能力高4.3 通孔填充技術(shù)銅的電阻率較小，稱為 TSV 通孔填充材料的首選。通孔銅填充技術(shù)有磁控濺射、CVD、ALD（原子層淀積）、電鍍等。由于電鍍成本更低且淀積速度更快、銅電鍍工藝成為 TSV 通孔填充首選。均勻銅電鍍技術(shù)已經(jīng)被廣泛應(yīng)用于低成本圓片級封裝，電鍍時通孔側(cè)壁和底部均勻生長，突出位置生長速度更快。如被用于深孔填充，底部未完成填充時通孔開口可能已封閉，就會形成電鍍空洞。顯然均勻電鍍工藝不適用于小孔徑、高深寬 TSV 深孔填充。為滿足無孔洞銅電鍍，開發(fā)了“自底向上”電鍍工藝。“自底向上”電鍍工藝，電鍍時抑制通孔外表面的沉積速率而加速通孔內(nèi)部的沉積，通過

28、開發(fā)特殊電鍍添加劑和電鍍設(shè)備結(jié)構(gòu)、電場的特殊設(shè)計等技術(shù)手段來實現(xiàn)。裝第1界后圖 8“自底向上”電鍍技術(shù)原理圖Fig8Bottom-upelectroplatingtechnologyprinciplediagram（1）強吸附力抑制劑，覆蓋在銅表面的原子位置來抑制表面銅沉積；（2）加速劑的作用用來加速通孔底部銅的沉積速率。（3）整平劑或增亮劑，抑制表面曲率分布引起的高電場區(qū)域的沉積，抑制凸出表面位置的快速成核；（4）加速劑成分在通孔底部聚集起來抵消抑制劑的作用來加速通孔底部銅的沉積速率；（5）優(yōu)化結(jié)構(gòu)、電場特殊設(shè)計減小流體邊界層厚度，減小加速劑在晶圓表面的濃度降低銅淀積速率；（6）采用周期脈沖

29、反向電流進行電鍍、抑制通孔內(nèi)壁尖銳表面生長。4.4 超薄晶圓減薄技術(shù)3D-TSV 封裝技術(shù)需要將晶圓/芯片進行多層疊層鍵合， 同時還必須滿足總封裝厚度要求，必須對晶圓厚度減薄至 30100um。傳統(tǒng)單一晶圓減薄技術(shù)（表4.3）無法滿足工藝要求，需要開發(fā)超薄晶圓減薄技術(shù)。當(dāng)晶圓減薄至 30um 極限厚度時，要求表面和亞表面損傷盡可能小，一般采用機械磨削+CMP、機械磨削+濕法刻蝕、機械磨削+干法刻蝕、機械磨削+干法拋光等四種減薄工藝方案。表 4 晶圓減薄技術(shù)Table4Waferthinningtechnology-r機械已削CMP，法削他干法已觸干法施光150mm、200mm、300mm 尺寸

30、晶圓減薄至 150um 時就會變得柔韌而谷易變形或翹曲，為下步工序操作帶來困難。目前業(yè)界的主流解決方案是采用一體機思路：將晶圓的磨削、拋光、保護膜去除、劃片膜粘貼等工序集合在一臺設(shè)備內(nèi)，圓片從磨片一直到粘貼劃片膜為止始終被吸在真空吸盤上，始終保持平整狀態(tài)，從而解決了工序間超薄晶圓搬送的難題。4.5 芯片/晶圓疊層鍵合技術(shù)3D-TSV 封裝技術(shù)需要將不同材料、不同種類、不同尺寸的裸芯片在垂直方向上進行疊層鍵合，實現(xiàn)機械和電器互連。根據(jù)鍵合材料不同，主要有硅熔融鍵合、金屬熱壓鍵合、共晶鍵合、聚合物鍵合等，參見表 4.5.硅熔融鍵合溫度較高、工藝條件苛刻；聚合物鍵合熱穩(wěn)定性較差，較少用于 3D-TS

31、V 封裝，金屬熱壓鍵合、共晶鍵合與現(xiàn)有半導(dǎo)體封裝工藝設(shè)備兼容而被廣泛米用。表 5 鍵合技術(shù)及工藝特點Table5Bondingtechnologyandprocesscharacteristics率同三舊泣三村速環(huán)產(chǎn)晚生i-產(chǎn)，L化學(xué)蒙i液低in-HNarrhcooH5-40jim-nlin-1產(chǎn)DQs高li|CF 涵 SF*等1-4pffiinin1產(chǎn)生5Fh較高(It1-llLlulliKaah錠令犍/謎合TZOY.L材料原理溫度及優(yōu)映點I.1而粗糙度2ran：室溫工商總面平整度.構(gòu)建舟清潔度；3W)VAl.Si577rAl.;Gc419tAuSi363大品電+機Wl356XAu/Sn結(jié)合

32、27K cCu.Sti231tSnAi：普1VPbSnVIKIk聚合物 聚酰亞機域9r粘介胺.環(huán)板結(jié)合320大器等領(lǐng)域，雖然利用此技術(shù)還不能夠投入到大量的生產(chǎn)中。但是隨著科學(xué)技術(shù)的不斷成熟和進步，已經(jīng)逐步成為下一代集成電路的主流技術(shù)。TSV 通孔加工技術(shù)主要包括濕法刻蝕、激光刻蝕、干法刻蝕以及光輔助電化學(xué)腐蝕四種方法。四種方法各有優(yōu)劣。其中前兩種方法不適用于大規(guī)模孔陣列，而 PAECE 法具有較大的深寬比、成本低廉以及試驗方法簡單易行等優(yōu)點，表現(xiàn)出了很大的優(yōu)勢。據(jù)國際半導(dǎo)體技術(shù)路線圖的預(yù)測，硅通孔技術(shù)將在垂直方向堆疊層數(shù)、硅品圓片厚度、硅穿孔直徑、引腳間距等方面繼續(xù)向微細化的方向發(fā)展。它將逐步由成熟的 3-7 層得堆疊向 14 層發(fā)展，硅圓片的厚度也將由 2050um 向 8um 發(fā)展