1、 P）n-type MOS transistor (NMOS管管) 物理結構示意圖物理結構示意圖n+n+p-襯底D+S-GBVGS+-耗盡區n-溝道NMOS管的結構剖面示意圖管的結構剖面示意圖襯底摻雜成為P型半導體，n+表示重度摻雜成為N型半導體（稱擴散區）。在柵與襯底之間電場作用下，柵下面的襯底表面多數載流子空穴受排斥而減少，當空穴基本被趕走時，在襯底表面形成耗盡層。當電場進一步增強時，不僅空穴被趕走，電子也被吸引到襯底表面，從而使P型半導體的表面層型半導體的表面層變成電子占多數的N型型層（反型層）層（反型層），使得源、漏、反型層形成一體的N型區。而反型層也就是“溝溝道道”。襯底摻雜成為n型

2、半導體SOURCEDRAINGATECONDUCTORINSULATORP - DOPEDSEMICONDUCTOR SUBSTRATEnnDRAINGATECONDUCTORINSULATORN - DOPEDSEMICONDUCTOR SUBSTRATEppSOURCEDRAINSOURCEGATESUBSTRATEDRAINSOURCEGATESUBSTRATENMOSPMOSsymbolsymbolMetalPolysiliconOxiden-diffusionp-diffusionp-substraten-substrateDepletion Source Gate DrainPNM

3、OS Source Gate DrainnPMOSaout+VDDpullupnetworkpulldownnetworkVSSoutinputsaout+p-welln-wellsubstratep-welln-wellpolypolygate oxidep-welln-wellpolypolyn+n+p+p+p-welln-wellpolypolyn+n+p+p+metal 1metal 1viaswLwL光源(UV,DUV,EUV)孔徑（圓形，環形，四極形）聚光透鏡掩模（二相，移相）孔徑投影透鏡硅片上附光刻膠n-well掩膜版：為N阱掩膜，用以限定N阱區面積和位置制造步驟：用該版制造 N

4、阱 注：N阱用于制作PMOS管（而NMOS管在原基片襯底上制作）n-welln-well maskp-substraten-welln+離子離子mask俯視圖mask剖面圖active掩膜版：為薄氧化層區掩膜，用以確定薄氧化層區的面積和位置。該區域覆蓋了所有該區域覆蓋了所有PMOS和和NMOS管的源、漏和柵的制管的源、漏和柵的制作區域作區域，故該版又稱為有源區版（active版）制造步驟：用該版完成薄氧化層（柵氧化層）的生長p-substraten-wellactiveNitride: Si3N4Oxide: SiO2active maskmask俯視圖mask剖面圖active mask（負

5、膠）activep-substraten-well制造步驟：用active掩膜版（負膠），完成場氧層生長mask俯視圖mask剖面圖poly掩膜版：多晶圖形掩膜，用于制作多晶硅柵極以及形成電路結構的多晶硅連線和電阻制造步驟：在已經生長完成的柵氧化層上完成所需多晶硅圖形p-substraten-wellpolysiliconpoly maskmask俯視圖mask剖面圖n+掩膜版： n+摻雜區掩膜制造步驟：進行n+離子（磷或砷）注入摻雜和擴散推進，形成n擴散區（diffusion）。這里實際上是用有源區（active）作為摻雜離子注入的掩膜，由于此時是在多晶硅柵完成后，離子被多晶硅柵阻擋，不會進

6、入柵下的硅表面，因此形成NMOS的源、漏區，而且其邊緣與硅柵邊緣對齊（ 可能有一定的overlap），硅柵起到了自對準的作用，稱硅柵自對準硅柵自對準n+n+p-substraten-welln+ maskn+ maskn+離子離子p+掩膜版：p+摻雜區掩膜制造步驟：進行p+離子（硼）注入摻雜和擴散推進， 形成p擴散區（diffusion）同樣，這里實際上也是用有源區（active）作為摻雜離子注入的掩膜，通過硅柵自對準硅柵自對準，形成PMOS的漏、源n+n+p-substraten-wellp+p+p+ maskp+ maskp+離子離子contact掩膜版：接觸孔掩膜。用以確定歐姆接觸的大小

7、和位置，即對薄氧化層區刻出實現歐姆接觸的引線孔 制造步驟：先用該版從P管引出的P+區接觸孔、從N管引出的N+區接觸孔，再生長一層SiO2氧化膜，然后再用該版對這層新生長的氧化膜刻出實現歐姆接觸的引線孔 n+n+p-substraten-wellp+p+ contact maskcontact maskmetal1掩膜版：金屬圖形（接觸孔和連線）掩膜，用以確定第一層金屬需引出的接觸孔和同層金屬布線互連的位置和形狀制造步驟：在上一版的接觸孔光刻之后，硅片表面用CVD法沉積一層金屬膜，用該版刻下所需要的金屬膜，實現第一層金屬的接觸孔引出和同層金屬布線互連 n+n+p-substraten-wellp

8、+p+metal maskmetal mask到上一步為止，已完成了1層金屬（連線），算上那層多晶（連線），我們稱之為1P1M。但由于電路的復雜性，僅靠這兩層連線的不夠的，所以有了1P2M、1P3M1P6M、1P8M等工藝。因此，接下來制造步驟就是以下兩層掩膜版/兩步驟的重復：via12掩膜版：第一層金屬和第二層金屬的連接孔掩膜。用以確定其大小和位置，刻出兩層金屬連接點的連接孔制造步驟：先生長一層SiO2氧化膜，再用該版對這層新生長的氧化膜刻出兩層金屬連接點的連接孔metal2掩膜版：第二層金屬圖形（連接孔和連線）掩膜，用以第二層金屬需引出的連接孔和同層金屬布線互連的位置和形狀制造步驟：在硅片

9、表面用CVD法沉積一層金屬膜，用該版刻下所需要的金屬膜，實現金屬層歐姆引出和互連via23/metal3 p-阱柵n+n+金屬1金屬2ViaContact上一頁的圖示Passivation掩模版：鈍化層光刻掩膜。它是最后一步，確定應暴露的壓焊區壓焊區或內設測試點接觸區內設測試點接觸區的位置和大小完成金屬互連之后，為免受以后雜質侵入和損傷，要進行芯片表面鈍化，沉積一層鈍化膜（如Si3N4或磷硅玻璃、聚烯亞胺等）覆蓋整個表面，但壓焊區及內設測試點需要刻去鈍化層備用。 N-well processVDDout(a )(b)inoutVDDVssp+p+n+n-wellp-substrate(c)p+

10、n+n+p-substraten-wellp+(d)contact cutpolysilliconmetalgate oxide field oxiden+p+p+n+n+n-wellp-substratep+n+VDDCONTACTVssCONTACTVDDVss(a)outVDDVssin(b)N-well process with substrate contactPMOS襯底接電源、NMOS襯底接地Twin - well processn+ n+ n+ p+p+p+p-transistorn-transistorn-wellp-wellepitaxial layerVDD contac

11、tVSS contactn+ substrate(b)(a) VDD VSSinout柵襯底SiO2xoxVg+-柵漏源電流IdVds Vt柵漏源電流Id柵漏源Idn+n+p-襯底D+S-GBVGS+-耗盡區n-溝道dgsVds = Vgs Vt 即Vgd =Vgs - Vds = VtVds Vgs Vt 即Vgd =Vgs - Vds Vgs - Vt0.01.02.03.04.05.0VDS (V)12ID (mA)線性區飽和區VGS = 5VVGS = 3VVGS = 4VVGS = 2VVGS = 1V VDS = VGS-VT平方關系夾斷夾斷飽和區飽和區tttVVV0bstVVn+n+p-襯底D+S-GBVGS+-耗盡區n-溝道柵襯底SiO2xoxVg+-n+depletion regionsubstrate (p)bottomwallcapacitancesidewallcapacitancesp-