1、第第 七七 章章 中規模通用集成電路及其應用中規模通用集成電路及其應用 集成電路由集成電路由SSISSI發展到發展到MSIMSI、LSILSI和和VLSIVLSI，使單個芯片，使單個芯片容納的邏輯功能越來越強。容納的邏輯功能越來越強。一般來說一般來說, ,在在SSISSI中僅是基本器件中僅是基本器件( (如邏輯門或觸發器如邏輯門或觸發器) )的集成，的集成，在在MSIMSI中已是邏輯部件中已是邏輯部件( (如譯碼器、寄存器等如譯碼器、寄存器等) )的的集成，集成，而在而在LSILSI和和VLSIVLSI中則是一個數字子系統或整個數字中則是一個數字子系統或整個數字系統系統( (如微處理器如微處理

2、器) )的集成。的集成。采用中、大規模集成電路組成數字系統具有體積小、采用中、大規模集成電路組成數字系統具有體積小、功耗低、可靠性高等優點，且易于設計、調試和維護。功耗低、可靠性高等優點，且易于設計、調試和維護。本章知識要點：本章知識要點： 熟悉常用中規模通用集成電路的邏輯符號、基本熟悉常用中規模通用集成電路的邏輯符號、基本 邏輯功能、外部特性和使用方法；邏輯功能、外部特性和使用方法； 用常用中規模通用集成電路作為基本部件，恰當用常用中規模通用集成電路作為基本部件，恰當 地、靈活地、充分地利用它們完成各種邏輯電路地、靈活地、充分地利用它們完成各種邏輯電路 的設計，有效地實現各種邏輯功能。的設計

3、，有效地實現各種邏輯功能。 7.1 7.1 常用中規模組合邏輯電路常用中規模組合邏輯電路 使用最廣泛的中規模組合邏輯集成電路有二進制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。 一一、定義定義 二進制并行加法器二進制并行加法器：是一種能并行產生兩個二進制數算術和的組合邏輯部件。 7.1.1 7.1.1 二進制并行加法器二進制并行加法器 按其進位方式的不同，可分為串行進位二進制并行加法器和超前進位二進制并行加法器兩種類型。 二、類型及典型產品二、類型及典型產品 1 1串行進位二進制并行加法器：串行進位二進制并行加法器：由全加器級聯構成，高位的進位輸出依賴于低位的進位輸入。串行進位二進制

4、并行加法器的特點：串行進位二進制并行加法器的特點：被加數和加數的各位能同時并行到達各位的輸入端，而各位全加器的進位輸入則是按照由低位向高位逐級串行傳遞的，各進位形成一個進位鏈。由于每一位相加的和都與本位進位輸入有關，所以，最高位必須等到各低位全部相加完成并送來進位信號之后才能產生運算結果。 這種加法器運算速度較慢，而且位數越多，速度就越低。運算速度較慢，而且位數越多，速度就越低。 如何提高加法器的運算速度如何提高加法器的運算速度? ? 必須設法減小或去除由于進位信號逐級傳送所花費的時間，使各位的進位直接由加數和被加數來決定，而不需依賴低位進位。根據這一思想設計的加法器稱為超前進位超前進位( (

5、又稱又稱先行進位先行進位) )二進制并行加法器。二進制并行加法器。 四位二進制并行加法器的構成思想如下：四位二進制并行加法器的構成思想如下： 2 2超前進位二進制并行加法器：超前進位二進制并行加法器：根據輸入信號同時形成各位向高位的進位，然后同時產生各位的和。通常又稱為先先行進位二進制并行加法器行進位二進制并行加法器或者并行進位二進制并行加法器并行進位二進制并行加法器。典型芯片有四位二進制并行加法器74283。 由全加器的結構可知， 第i位全加器的進位輸出函數表達式為 ii1iii1iii1iii1iii1iiiiBAC)BA(CBACBACBACBAC當 i=1、2、3、4時，可得到4位并行

6、加法器各位的進位輸出函數表達式為：令（進位傳遞函數）令（進位傳遞函數）（進位產生函數）（進位產生函數）則有則有 iiiPBAiiiGBAiiiiGCPC11011GCPC2120122122GGPCPPGCPC32312301233233GGPGPPCPPPGCPC4342341234012344344GGPGPPGPPPCPPPPGCPC由于C1C4是Pi、Gi和C0的函數，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 Ai、Bi的函數，所以，在提供輸入Ai、Bi和C0之后，可以同時產生C1C4。通常將根據Pi、Gi和C0形成C1C4的邏輯電路稱為

7、先行進位發生器。先行進位發生器。三、四位二進制并行加法器的外部特性和邏輯符號三、四位二進制并行加法器的外部特性和邏輯符號 圖中，A4、A3、A2、A1 - 二進制被加數；B4、B3、 B2、B1 - 二進制加數；F4、 F3、 F2、 F1 -相加產生的和數；C C0 0 -來自低位的進位輸入；FCFC4 4 -向高位的進位輸出。 二進制并行加法器除實現二進制加法運算外，二進制并行加法器除實現二進制加法運算外，還可實現代碼轉換、二進制減法運算、二進制乘還可實現代碼轉換、二進制減法運算、二進制乘法運算、十進制加法運算等功能。法運算、十進制加法運算等功能。四、應用舉例四、應用舉例 例例 用4位二進

8、制并行加法器設計一個4位二進制并行加法/減法器。 解解分析：分析：根據問題要求，設減法采用補碼運算，并令令A = a4a3a2a1 - 為被加數(或被減數)；B = b4b3b2b1 - 為加數(或減數)；S = s4s3s2s1 - 為和數(或差數)；M-為功能選擇變量.當M=0時，執行A+B； 當M=1時，執行A-B。 由運算法則可歸納出電路功能為：當M=0時，執行 a4a3a2a1+b4b3b2b1+ 0(A+B) 當M=1時，執行 a4a3a2a1+ 1(A-B)1234bbbb 可用一片可用一片4 4位二進制并行加法器和位二進制并行加法器和4 4個異或門實現上述邏個異或門實現上述邏輯

9、功能。輯功能。 具體實現：具體實現：將4位二進制數a4a3a2a1直接加到并行加法器的A4A3A2A1輸入端，4位二進制數 b4b3b2b1 分別和M異或后加到并行加法器的 B4B3B2B1 輸入端。并將M同時加到并行加法器的 C0 端。M=0: A=0: Ai i=a=ai i ,B,Bi i=b=bi i , C, C0 0=0=0實現實現a a4 4a a3 3a a2 2a a1 1 + b + b4 4b b3 3b b2 2b b1 1 + 0 (+ 0 (即即A+B)A+B)；M=1: A=1: Ai i=a=ai i,B,Bi i= , C= , C0 0=1=1，實現實現 a

10、 a4 4a a3 3a a2 2a a1 1+ + 1+ 1（即（即A-BA-B）。）。ib1234bbbb實現給定功能的邏輯電路圖如下：實現給定功能的邏輯電路圖如下： 7.1.2 7.1.2 譯碼器和編碼器譯碼器和編碼器 譯碼器的功能是對具有特定含義的輸入代碼進行譯碼器的功能是對具有特定含義的輸入代碼進行“翻翻譯譯”，將其轉換成相應的輸出信號。，將其轉換成相應的輸出信號。 譯碼器(Decoder)和編碼器(Encoder)是數字系統中廣泛使用的多輸入多輸出組合邏輯部件。 一、譯碼器一、譯碼器 譯碼器的種類很多，常見的有二進制譯碼器、二-十進制譯碼器和數字顯示譯碼器。 1 1二進制譯碼器二進

11、制譯碼器 二進制譯碼器一般具有二進制譯碼器一般具有n n個輸入端、個輸入端、2n2n個輸出端和一個個輸出端和一個 ( (或多個或多個) )使能輸入端；使能輸入端； 二進制譯碼器：二進制譯碼器：能將n個輸入變量變換成2n個輸出函數，且輸出函數與輸入變量構成的最小項具有對應關系的一種多輸出組合邏輯電路。 （1 1）特點）特點 ： 使能輸入端為有效電平時，對應每一組輸入代碼，僅一使能輸入端為有效電平時，對應每一組輸入代碼，僅一 個輸出端為有效電平，其余輸出端為無效電平。個輸出端為有效電平，其余輸出端為無效電平。 有效電平可以是高電平有效電平可以是高電平( (稱為高電平譯碼稱為高電平譯碼) )，也可以

12、是低，也可以是低 電平電平( (稱為低電平譯碼稱為低電平譯碼) )。 16 常見的常見的MSIMSI二進制譯碼器有二進制譯碼器有2-42-4線線(2(2輸入輸入4 4輸出輸出) )譯碼器、譯碼器、3-3-8 8線線(3(3輸入輸入8 8輸出輸出) )譯碼器和譯碼器和4-164-16線線(4(4輸入輸入1616輸出輸出) )譯碼器等。譯碼器等。 圖圖(a)(a)、(b)(b)所示分別是所示分別是7413874138型型3-83-8線譯碼器的管腳排列圖線譯碼器的管腳排列圖和邏輯符號。和邏輯符號。 （2 2）典型芯片）典型芯片 圖中，圖中， A A2 2、A A1 1、A A0 0 - - 輸入端；

13、輸入端； - - 輸出端；輸出端； - - 使能端使能端。 70Y Y321S、S 、S177413874138譯碼器真值表譯碼器真值表0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1

14、 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 01 0 0 0 01 0 0 0 11 0 0 0 11 0 0 1 01 0 0 1 01 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 d d d d 0 d d d d d 1 d d d d 1 d d d 輸輸 出出 輸輸 入入 S S1 1 A

15、A2 2 A A1 1 A A0 0 32SS 0Y1Y2Y3Y4Y5Y6Y7Y 可見可見，當，當 時，無論時，無論A A2 2、A A1 1和和A A0 0取何值，輸出取何值，輸出 中有且僅有一個為中有且僅有一個為0(0(低電平有效低電平有效) )，其余都是，其余都是1 1。 0Y7Y0SS , 1S321182 2二二- -十進制譯碼器十進制譯碼器 功能：功能：將將4 4位位BCDBCD碼的碼的1010組代碼翻譯成組代碼翻譯成1010個十進制數字符號對應的輸出信號。個十進制數字符號對應的輸出信號。 例如，常用芯片例如，常用芯片74427442是一個將是一個將84218421碼轉換成十進制數

16、字的譯碼器，芯碼轉換成十進制數字的譯碼器，芯片引腳圖和邏輯符號如下。片引腳圖和邏輯符號如下。 該譯碼器的輸出為低電平有效。其次，對于該譯碼器的輸出為低電平有效。其次，對于84218421碼中不允許出現的碼中不允許出現的6 6個個非法碼非法碼(1010(10101111)1111)，譯碼器輸出端，譯碼器輸出端 均無低電平信號產生，即均無低電平信號產生，即譯碼器對這譯碼器對這6 6個非法碼拒絕翻譯。個非法碼拒絕翻譯。 0Y9Y19 功能功能: :數字顯示譯碼器是驅動顯示器件數字顯示譯碼器是驅動顯示器件( (如熒光數碼管、如熒光數碼管、液晶數碼管等液晶數碼管等) )的核心部件，它可以將輸入代碼轉換成

17、相應數的核心部件，它可以將輸入代碼轉換成相應數字，并在數碼管上顯示出來。字，并在數碼管上顯示出來。 3 3數字顯示譯碼器數字顯示譯碼器 常用的數字顯示譯碼器有器七段數字常用的數字顯示譯碼器有器七段數字顯示譯碼器和八段顯示譯碼器和八段數字顯示譯碼器。數字顯示譯碼器。 例如，中規模集成電路例如，中規模集成電路74LS4774LS47，是一種常用的七段顯示，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為譯碼器，該電路的輸出為低電平有效，即輸出為0 0時，對應字時，對應字段點亮；輸出為段點亮；輸出為1 1時對應字段熄滅。時對應字段熄滅。該譯碼器能夠驅動七段顯該譯碼器能夠驅動七段顯示器顯

18、示示器顯示0 01515共共1616個數字的字形。輸入個數字的字形。輸入A A3 3、A A2 2、A A1 1和和A A0 0接收接收4 4位二進制碼，輸出位二進制碼，輸出Q Qa a、Q Qb b、Q Qc c、Q Qd d、Q Qe e、Q Qf f和和Q Qg g分別驅動七段分別驅動七段顯示器的顯示器的a a、b b、c c、d d、e e、f f和和g g段。段。 ( (教材中給出的教材中給出的74LS4874LS48的輸出為高電平有效。的輸出為高電平有效。) )20譯碼器在數字系統中的應用非常廣泛，它的典型用途是實譯碼器在數字系統中的應用非常廣泛，它的典型用途是實現存儲器的地址譯碼

19、、控制器中的指令譯碼、代碼翻譯、顯示現存儲器的地址譯碼、控制器中的指令譯碼、代碼翻譯、顯示譯碼等。除此之外，還可用譯碼器實現各種組合邏輯功能。下譯碼等。除此之外，還可用譯碼器實現各種組合邏輯功能。下面舉例說明在邏輯設計中的應用。面舉例說明在邏輯設計中的應用。 例例1 1 用譯碼器用譯碼器7413874138和適當的與非門實現全減器的功能。和適當的與非門實現全減器的功能。全減器全減器：能實現對被減數、減數及來自相鄰低位的借位進能實現對被減數、減數及來自相鄰低位的借位進行減法運算，產生本位差及向高位借位的邏輯電路。行減法運算，產生本位差及向高位借位的邏輯電路。解解 令：令：被減數用被減數用A Ai

20、 i表示、減數用表示、減數用B Bi i表示、來自低位的借位表示、來自低位的借位用用G Gi-1i-1表示、差用表示、差用D Di i表示、向相鄰高位的借位用表示、向相鄰高位的借位用G Gi i表示。框圖：表示。框圖： 4 4應用舉例應用舉例 差差D Di i向高位向高位借位借位G Gi i全全 減減 器器被減數被減數A Ai i減數減數B Bi i低位借位低位借位G Gi-1i-121全減器真值表全減器真值表 1 01 0 0 00 0 0 00 0 1 11 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 00 0 1 11 1 1 11 1

21、 0 10 1 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 輸輸 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 輸輸 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 由由真值表可寫出差數真值表可寫出差數D Di i和借位和借位G Gi i的邏輯表達式為：的邏輯表達式為：742174211iiiimmmmmmmm)G,B,A(D732173211iiiimmmmmmmm)G,B,A(G根據全減器的功能，根據全減器的功能，可得到全減器的真值表如可得到全減器的真值

22、表如下表所示。下表所示。 22 用譯碼器用譯碼器7413874138和與非門實現全減器功能時，只需將全和與非門實現全減器功能時，只需將全減器的輸入變量減器的輸入變量A Ai i B Bi i G Gi-1i-1依次與譯碼器的輸入依次與譯碼器的輸入A A2 2、A A1 1、A A0 0相相連接，譯碼器使能輸入端連接，譯碼器使能輸入端 接固定工作電平，便可在接固定工作電平，便可在譯碼器輸出端得到輸入變量的最小項之譯碼器輸出端得到輸入變量的最小項之“非非”。 根據全減器的輸出函數表達式，將相應最小項的根據全減器的輸出函數表達式，將相應最小項的“非非”送至與非門輸入端，便可實現全減器的功能。邏輯電路

23、圖如送至與非門輸入端，便可實現全減器的功能。邏輯電路圖如下圖所示。下圖所示。 321S,S,S類型：類型：編碼器按照被編信號的不同特點和要求，有各種不同的類型，最常見的有二-十進制編碼器(又稱十進制-BCD碼編碼器)和優先編碼器。 功能功能：編碼器的功能恰好與譯碼器相反，是對輸入信號按一定規律進行編排，使每組輸出代碼具有其特定的含義。 二、編碼器二、編碼器 1 1二二- -十進制編碼器十進制編碼器 (1) (1) 功能：功能：將十進制數字09分別編碼成4位BCD碼。 這種編碼器由10個輸入端代表10個不同數字，4個輸出端代表相應BCD代碼。結構框圖如下： (2)(2)結構框圖結構框圖二十進制編

24、碼器09BCD碼 注意：注意：二-十進制編碼器的輸入信號是互斥的，即任何時候只允許一個輸入端為有效信號。 最常見的有8421碼編碼器，例如，按鍵式8421碼編碼器（詳見教材中有關內容）。 2 2優先編碼器優先編碼器(1) (1) 功能：功能：識別輸入信號的優先級別，選中優先級別最高的一個進行編碼，實現優先權管理。 優先編碼器是數字系統中實現優先權管理的一個重要邏輯部件。它與上述二-十進制編碼器的最大區別是，優先優先編碼器的各個輸入不是互斥的，它允許多個輸入端同時為編碼器的各個輸入不是互斥的，它允許多個輸入端同時為有效信號。有效信號。優先編碼器的每個輸入具有不同的優先級別，當多個輸入信號有效時，

25、它能識別輸入信號的優先級別，并對其中優先級別最高的一個進行編碼，產生相應的輸出代碼。 (2) (2)典型芯片：典型芯片：MSI優先編碼器74LS148 。7.1.3 7.1.3 多路選擇器和多路分配器多路選擇器和多路分配器 多路選擇器和多路分配器是數字系統中常用的中規模多路選擇器和多路分配器是數字系統中常用的中規模集成電路。其基本功能是完成對多路數據的選擇與分配、集成電路。其基本功能是完成對多路數據的選擇與分配、在公共傳輸線上實現多路數據的分時傳送。此外，還可完在公共傳輸線上實現多路數據的分時傳送。此外，還可完成數據的并串轉換、序列信號產生等多種邏輯功能以及實成數據的并串轉換、序列信號產生等多

26、種邏輯功能以及實現各種邏輯函數功能。現各種邏輯函數功能。多路選擇器多路選擇器( (Multiplexer)又稱數據選擇器或多路開關，常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電路。 一、多路選擇器一、多路選擇器 1 1邏輯特性邏輯特性 (1) (1) 邏輯功能：邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對輸入的選擇受選擇控制量控制。通常，一個具有2n路輸入和一路輸出的多路選擇器有n個選擇控制變量，控制變量的每種取值組合對應選中一路輸入送至輸出。 (2) (2) 構成思想構成思想 多路選擇器的構成思想相當于一個單刀多擲開關，即輸入 輸出 282 2典型芯片典型芯片 常見的常見的M

27、SIMSI多路選擇器有多路選擇器有4 4路選擇器、路選擇器、8 8路選擇器和路選擇器和1616路選路選擇器。擇器。 (1) (1) 四路數據選擇器四路數據選擇器7415374153 圖圖(a)(a)、(b)(b)是型號為是型號為7415374153的雙的雙4 4路選擇器的管腳排列圖路選擇器的管腳排列圖和邏輯符號。該芯片中有兩個和邏輯符號。該芯片中有兩個4 4路選擇器。其中，路選擇器。其中，D D0 0D D3 3為數為數據輸入端；據輸入端；A A1 1、A A0 0為選擇控制端；為選擇控制端；Y Y為輸出端；為輸出端；G G為使能端。為使能端。 29(2)(2)四路數據選擇器四路數據選擇器74

28、15374153的功能表的功能表 7415374153的的功能表功能表 D0 D1 D2 D3 D0 d d dd D1 d d d d D2 d d d d D3 0 0 0 1 1 0 1 1 輸 出 Y 數 據 輸 入 D0 D1 D2 D3 選擇控制輸入 A1 A (3) 74153(3) 74153的輸出函數表達式的輸出函數表達式 30301201101001YiiiDmDAADAADAADAA 式中，式中，m mi i為選擇變量為選擇變量A A1 1、A A0 0組成的最小項，組成的最小項，D Di i為為i i端的輸入數據，端的輸入數據，取值等于取值等于0 0或或1 1。 30

29、類似地，可以寫出類似地，可以寫出2 2n n路選擇器的輸出表達式路選擇器的輸出表達式為為 120YniiiDm 式中，式中，m mi i為選擇控制變量為選擇控制變量A An-1n-1，A An-2n-2，A A1 1，A A0 0組成的最組成的最小項；小項；D Di i為為2 2n n路輸入中的第路輸入中的第i i路數據輸入，取值路數據輸入，取值0 0或或1 1。 3 3應用舉例應用舉例 多路選擇器除完成對多路數據進行選擇的基本功能外，多路選擇器除完成對多路數據進行選擇的基本功能外，在邏輯設計中主要用來實現各種邏輯函數功能。在邏輯設計中主要用來實現各種邏輯函數功能。 31例例 用多路選擇器實現

30、以下邏輯函數的功能：用多路選擇器實現以下邏輯函數的功能： F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 由于給定函數為一個三變量函數故可采用由于給定函數為一個三變量函數故可采用8 8路數據選路數據選擇器實現其功能，假定采用擇器實現其功能，假定采用8 8路數據選擇器路數據選擇器7415274152實現。實現。 方案：方案：將變量將變量A A、B B、C C依次作為依次作為8 8路數據選擇器的路數據選擇器的選擇變選擇變量，令量，令8 8路數據選擇器的路數據選擇器的 D D0 0=D=D1 1=D=D4 4=D=D7 7=0=0，而，而D D2 2=D=D3

31、3=D=D5 5=D=D6 6=1=1即即可。可。32用用8 8路選擇器實現給定函數的邏輯電路圖，如下圖所示。路選擇器實現給定函數的邏輯電路圖，如下圖所示。 上述方案給出了用具有上述方案給出了用具有n n個選擇控制變量的多路選擇器實個選擇控制變量的多路選擇器實現現n n個變量函數的一般方法個變量函數的一般方法。 33 例例 假定采用假定采用4 4路數據選擇器實現邏輯函數路數據選擇器實現邏輯函數 F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 首先從函數的首先從函數的3 3個變量中任選個變量中任選2 2個作為選擇控制變量，個作為選擇控制變量，然后再確定選擇器

32、的數據輸入。然后再確定選擇器的數據輸入。 假定選假定選A A、B B與選擇控制端與選擇控制端A A1 1、A A0 0相連，則可將函數相連，則可將函數F F的的表達式表示成如下形式：表達式表示成如下形式： CABCBABCACBA)C,B,A(FCABCBA)CC(BA0BACABCBA1BA0BA34 顯然，要使顯然，要使4 4路選擇器的輸出路選擇器的輸出W W與函數與函數F F相等，只相等，只需需 、 、 、 。據此，可作出用。據此，可作出用4 4路選擇路選擇器器7415374153實現給定函數功能的邏輯電路圖實現給定函數功能的邏輯電路圖。0D01D1CD2CD3 據此，可作出實現給定函數

33、功能的邏輯電路如下圖所示。據此，可作出實現給定函數功能的邏輯電路如下圖所示。35 例例 用用4 4路選擇器實現路選擇器實現4 4變量邏輯函數變量邏輯函數 F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15)F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15)的邏輯功能的邏輯功能。 解解 用用4 4路選擇器實現該函數時，應從路選擇器實現該函數時，應從函數的函數的4 4個變量中個變量中選出選出2 2個作為個作為MUXMUX的選擇控制變量。原則上講，這種選擇是任的選擇控制變量。原則上講，這種選擇是任意的，但選擇合適時可使設計簡化。意的，但選擇合適時可使設計

34、簡化。 36 選用變量選用變量A A和和B B作為選擇控制變量作為選擇控制變量 DCAB)DC(BACDBA)D(CBADCAB)DCDCDC(BACDBACD)DCDC(BADCABDCBADCBADCBABCDACDBADCBADCBA)13,10, 9 , 8 , 7 , 3 , 2 , 0(m)D,C,B,A(F37 選用變量選用變量C C和和D D作為選擇控制變量作為選擇控制變量 ACDBDCADCBDCB)ABACD()BABA(DCAB)BD(AC)BABA(DCDCABDCBADCBADCBABCDACDBADCBADCBA)13,10, 9 , 8 , 7 , 3 , 2 ,

35、 0(m)D,C,B,A(F 由上述可見，用由上述可見，用n n個選擇控制變量的個選擇控制變量的MUXMUX實現實現n+2n+2個以上變量個以上變量的函數時，的函數時，MUXMUX的數據輸入函數的數據輸入函數D Di i一般是一般是2 2個或個或2 2個以上變量的函個以上變量的函數。函數數。函數D Di i的復雜程度與選擇控制變量的確定相關，只有通過的復雜程度與選擇控制變量的確定相關，只有通過對各種方案的比較，才能從中得到最簡單而且經濟的方案。對各種方案的比較，才能從中得到最簡單而且經濟的方案。 二二、多路分配器多路分配器 多路分配器(Demultiplexer)又稱數據分配器，常用DEMUX

36、表示。多路分配器的結構與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變量決定輸入從哪一路輸出。如圖所示為4路分配器的邏輯符號。 圖中，D為數據輸入端，A1、A0為選擇控制輸入端，f0 f3為數據輸出端。 四路分配器的功能如下表所示。 四路分配器功能表 D 0 0 0D 0 0 0 0 D 0 00 D 0 0 0 0 D 00 0 D 0 0 0 0 D0 0 0 D 0 00 0 0 10 1 1 01 0 1 11 1 f f0 0 f f1 1 f f2 2 f f3 3 A A1 1 A A0 0 由功能表可知，4路分配器的輸出表達式為 式中，mi(i=03)是選

37、擇控制變量的4個最小項。 DmDAAf0010DmDAAf1011DmDAAf2012DmDAAf3013；7.2.1 7.2.1 計數器計數器 1 1什么是計數器？什么是計數器？廣義地說，計數器是一種能在輸入信號作用下依次通過預定狀態的時序邏輯電路。 就常用的集成電路計數產品而言，可以對其定義如下：計數器計數器：是一種對輸入脈沖進行計數的時序邏輯電路，被計數的脈沖信號稱作“計數脈沖”。 7.2 7.2 常用中規模時序邏輯電路常用中規模時序邏輯電路數字系統中最典型的時序邏輯電路是計數器計數器和寄存器寄存器。 2 2計數器的種類計數器的種類 計數器的種類很多，通常有不同的分類方法。(1)(1)按

38、其工作方式可分為同步計數器同步計數器和異步計數器異步計數器； (2)(2)按其進位制可分為二進制計數器二進制計數器、十進制計數器十進制計數器和任任意進制計數器；意進制計數器； (3)(3)按其功能又可分為加法計數器加法計數器、減法計數器減法計數器和加加/ /減可減可逆計數器逆計數器等等。 3 3功能功能 一般具有計數、保存、清除、預置計數、保存、清除、預置等功能。計數器在運行時，所經歷的狀態是周期性的，總是在有限個狀態中循環，通常將一次循環所包含的狀態總數稱為計數器將一次循環所包含的狀態總數稱為計數器的的“模模”。 421管腳排列圖及邏輯符號的管腳排列圖及邏輯符號 典

39、型芯片典型芯片 -四位二進制同步可逆計數器四位二進制同步可逆計數器7419374193 74193 74193管腳排列圖及邏輯符號分別如圖管腳排列圖及邏輯符號分別如圖(a)(a)、(b)(b)所示。所示。 43 2 2引腳功能引腳功能 44 3 3功能表功能表 表中，CLR為高電平，計數器清“0”； 為低電平，計數器預置D、C、B、A輸入值；計數脈沖由CPU 端輸入時，累加計數；計數脈沖由CPD端輸入時，累減計數。 LD寄存器寄存器：數字系統中用來存放數據或運算結果的一種常用邏輯部件。 功能：功能：中規模集成電路寄存器除了具有接收數據、保存數據和傳送數據等基本功能外，通常還具有左、右移位，串、

40、并輸入，串、并輸出以及預置、清零等多種功能，屬于多功能寄存器。 中規模集成電路寄存器的種類很多，例如，74194型是一種常用的4位雙向移位寄存器。 7.2.2 7.2.2 寄存器寄存器 一一、典型芯片典型芯片 46 1管腳排列圖和邏輯符號的管腳排列圖和邏輯符號 74194 74194共有共有1010個輸入，個輸入，4 4個輸出。個輸出。 472 2引腳功能引腳功能 483 3功能功能表表 從功能表可知，雙向移位寄存器在從功能表可知，雙向移位寄存器在S S1 1S S0 0和和 的控制下可完成數據的控制下可完成數據的并行輸入的并行輸入（ S S1 1S S0 0 =11

41、=11）、右移串行輸入、右移串行輸入（ S S1 1S S0 0 =01=01），左移串行輸入，左移串行輸入（ S S1 1S S0 0 =10=10）、保持、保持（ S S1 1S S0 0 =00=00）和清除和清除（ =0=0）等五種功能。等五種功能。 CLRCLRCLR輸 入輸 出 CPS1 S0DR DLD C B AQD QC QB QA0 d1 01 1 1 1 1 1 d dd d1 10 10 11 01 00 0d dd dd d1 d0 dd 1d 0d dd d d dd d d dx0 x1 x2 x3d d d dd d d dd d d dd d d dd d d

42、 d0 0 0 0QDn QCn QBn QAnx0 x1 x2 x31 QDn QCn QBn 0 QDn QCn QBn QCn QBn QAn 1QDn QCn QBn 0QDn QCn QBn QAn7.3.1 7.3.1 集成定時器集成定時器555555及其應用及其應用 集成定時器集成定時器555555是一種將模擬功能與邏輯功能巧妙地結是一種將模擬功能與邏輯功能巧妙地結合在一起的中規模集成電路。合在一起的中規模集成電路。常用的集成定時器有5G555(TTL電路)和CC7555(CMOS電路)等。下面以5G555為例說明其功能和應用。 7.37.3 常用中規模信號產生與變換電路常用中規

43、模信號產生與變換電路信號產生與變換電路常用于產生各種寬度、幅值的脈信號產生與變換電路常用于產生各種寬度、幅值的脈沖信號，對信號進行變換、整形以及完成模擬信號與數字沖信號，對信號進行變換、整形以及完成模擬信號與數字信號之間的轉換等。信號之間的轉換等。最常用的有555、AD、DA等中規模集成電路。一一、5G5555G555的電路結構與邏輯功能的電路結構與邏輯功能 1 1電路結構電路結構 ( (1)1)結構圖和管結構圖和管腳排列圖腳排列圖 (2)(2)組成組成 集成定時器5G555由電阻分壓器、電壓比較器、基本R-S觸發器、放電三極管和輸出緩沖器五部分組成。 2 25G5555G555的邏輯功能的邏

44、輯功能 (1)(1)外接控制電壓時，外接控制電壓時，5G5555G555的邏輯功能的邏輯功能 當CO端外接控制電壓時，根據各部分電路的功能，可歸納出5G555的邏輯功能如下表所示。 5G555的功能表 0111d UR2 UR2 UR2 導通 截止 不變 導通 放電三極管T d d 011S(C2) OUT R(C1) 0 1 不變 0 d 110d UR1 UR1 UR1 輸輸 出出 比較器輸出比較器輸出 輸輸 入入 THuTRuDR (2) (2) 不外接控制電壓時，不外接控制電壓時，5G5555G555的邏輯功能的邏輯功能 當CO端不外接控制電壓時，5G555的邏輯功能如下表所示。 5G

45、555不外接控制電壓時的功能表 0111 d d 導通 截止 不變 導通 放電三極管T OUT 01不變不變 0 d d 輸輸 出出 輸輸 入入 CCU31CCU31CCU31CCU32CCU32CCU32THuTRuDR二二、5G5555G555的應用舉例的應用舉例 由于5G555具有電源范圍寬、定時精度高、使用方法靈活、帶負載能力強等特點，所以它在脈沖信號產生、定時與整形等方面的應用非常廣泛。 1 1用用5G5555G555構成多諧振蕩器構成多諧振蕩器 多諧振蕩器又稱矩形波發生器，它有兩個暫穩態，電路一旦起振，兩個暫穩態就交替變化，輸出矩形脈沖信號。 矩形波振蕩頻率f的近似計算公式為 C)

46、R2R(43. 1C)R2R( 7 . 01T1f2121W 矩形波的占空比Q的近似計算公式為 21212121WHR2RRRC)R2R( 7 . 0C)RR( 7 . 0TtQ 2 2用用5G5555G555構成施密特觸發器構成施密特觸發器 ( (1) 1) 施密特觸發器施密特觸發器 施密特觸發器是一種特殊的雙穩態時序電路，與一般的雙穩態觸發器相比，它具有如下兩個特點：兩個特點： 施密特觸發器屬于電平觸發電平觸發，對于緩慢變化的信號同樣適用。只要輸入信號電平達到相應的觸發電平，輸出信號就會發生突變，從一個穩態翻轉到另一個穩態，并且穩態的維持依賴于外加觸發輸入信號。 對于正向和負向增長的輸入信

47、號，電路有不同的閾值電平。這一特性稱為滯后特性滯后特性或回差特性。回差特性。 (2) 5G555(2) 5G555構成的施密特觸發器構成的施密特觸發器 用5G555構成的施密特觸發器原理圖及其傳輸特性分別如圖 (a)、(b)所示。TR 在圖(a)中，將5G555的TH端和 端連接在一起作為信號輸入端，OUT作為輸出端，便構成了一個施密特反相器。 ui從0開始逐漸升高 。 dcba （b）中的傳輸特性為圖 U32u 壓 電 可見，電路正向閥值。 變為低電平U輸出u , U32uu時，U32上升到u當u 保持高電平u , U31 u, U32 u時 U32 u U31當 為高電平U 輸出u U31

48、 u 時，u U31 當uCCTOLo CCTRTH CCi i oCCTRCCTHCCiCCOHoCCTRTHCCi ; 。；， 由以上分析可知，該電路的回差電壓為 UT = UT+ - UT- = CCU31CCU32 ui從高于 逐漸下降 傳輸特性如圖(b)中的 defadefa。 U31電路的負向閥值電壓U 可見，。 電平U高變為輸出u, U31u時，uU31當u保持低電平不變；，輸出u U31，u U32u 時，U32uU31當CC -T OHoCC TR TH CC i o CC TR CC TH CC i CC 7.3.2 7.3.2 集成集成D/AD/A轉換器轉換器 數字系統只

49、能處理數字信號。但在工業過程控制、智能化儀器儀表和數字通信等領域，數字系統處理的對象往往是模擬信號。例如，在生產過程控制中對溫度、壓力、流量等物理量進行控制時，經過傳感器獲取的電信號都是模擬信號。這些模擬信號必須變換成數字信號才能由數字系統加工、運算。另一方面，數字系統輸出的數字信號，有時又必須變換成模擬信號才能去控制執行機構。因此，在實際應用中，必須解決模擬信號與數字信號之間的轉換問題。 D/AD/A轉換器：轉換器：把數字信號轉換成模擬信號的器件稱為數/模轉換器，簡稱D/A轉換器或DAC(Digital to Analog Converter)； A/DA/D轉換器：轉換器：把模擬信號轉換成

50、數字信號的器件稱為模/數轉換器，簡稱A/D轉換器或ADC(Analog to Digital Converter)。 為了解決模擬信號與數字信號之間的轉換問題，提供了如下兩類器件：兩類器件：圖(a)給出了一個4位D/A轉換器的示意框圖，其轉換特性曲線如圖(b)所示。 圖中，設輸出模擬量的滿刻度值為Am ，則當數字量為 0001，電路輸出最小模擬量 。推廣到一般情況，n 位輸入的D/A轉換器所能轉換輸出的最小模擬量 。 mLSBA151AmnLSBA121A 2 2主要參數主要參數 衡量D/A轉換器性能的主要參數有分辨率、非線性度、分辨率、非線性度、絕對精度和建立時間。絕對精度和建立時間。 (

51、(1) 1) 分辨率分辨率 由于分辨率決定于數字量的位數，所以有時也用輸入數字量的位數表示，如分辨率為8位、10位等。 分辨率是指最小模擬量輸出與最大模擬量輸出之比。對于一個n位D/A轉換器，其分辨率為 分辨率 =121A) 12/(AAAnmnmmLSB (2) (2) 非線性誤差非線性誤差 具有理想轉換特性的D/A轉換器，每兩個相鄰數字量對應的模擬量之差都為 ALSB 。在滿刻度范圍內偏離理想轉換特性的最大值，稱為非線性誤差。 ( (3) 3) 絕對精度絕對精度 絕對精度是指在輸入端加對應滿刻度數字量時，輸出的實際值與理想值之差 。一般該值應低于 。 LSBA21 建立時間是指從送入數字信

52、號起，到輸出模擬量達到穩定值止所需要的時間。它反映了電路的轉換速度。 ( (4) 4) 建立時間建立時間 1 1按網絡結構分類按網絡結構分類 根據電阻網絡結構的不同，D/A轉換器可分成權電阻網絡D/A轉換器、R-2R正梯形電阻網絡D/A轉換器和R-2R倒梯形電阻網絡D/A轉換器等幾類。 2 2按電子開關分類按電子開關分類 根據電子開關的不同,可分成CMOS電子開關D/A轉換器和雙極型電子開關D/A轉換器。雙極型電子開關比CMOS電子開關的開關速度高。 二、二、D/AD/A轉換器的類型轉換器的類型 目前，集成D/A轉換器有很多類型和不同的分類方法。從電路結構來看，各類集成各類集成D/AD/A轉換

53、器至少都包括電阻網絡轉換器至少都包括電阻網絡和電子開關兩個基本組成部分。和電子開關兩個基本組成部分。 3 3按輸出模擬信號的類型分類按輸出模擬信號的類型分類 根據輸出模擬信號的類型，D/A轉換器可分為電流型電流型和電壓型電壓型兩種。常用的D/A轉換器大部分是電流型，當需要將模擬電流轉換成模擬電壓時，通常在輸出端外加運算放大器。 隨著集成電路技術的發展,D/A轉換器在電路結構、性能等方面都有很大變化。從只能實現數字量到模擬電流轉換的D/A轉換器,發展到能與微處理器完全兼容、具有輸入數據鎖存功能的D/A轉換器,進一步又出現了帶有參考電壓源和輸出放大器的D/A轉換器，大大提高了D/A轉換器綜合性能。 三三、典型芯片典型芯片-集成集成D/AD/A轉換器轉換器DAC0832 DAC0832 DAC0832是用CMOS工藝制作的8位D/A轉換器,采用20引腳雙列直插式封裝。 1 1主要性能主要性能 分辨率：分辨率：8 8位位 ； 轉換時間：轉換時間：1s 1s ； 緩沖能力：雙緩沖緩沖能力：雙緩沖 ； 輸出信號類型：