d,jk觸發器,sr觸發器_第1頁
d,jk觸發器,sr觸發器_第2頁
d,jk觸發器,sr觸發器_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、1 使用if語句設計一個帶同步清零（低電平有效）和異步置數（高電平有效）端的d觸發器。library ieee;entity dff1 is port (clk,d,clr,set:in std_logic; q:out std_logic);end;architecture fl of dff1 isbegin process(clk,clr,set) begin if set=1 then q=1; elsif clkevent and clk=1 Then if clr=0 then q=0; else q=d; end if; end if; end process;end; 2 使用

2、if語句和case語句設計一個帶異步清0（高電平有效）和同步置數（低電平有效）端的jk觸發器、 library ieee;entity jk isport(clk,clr,set,j,k:in std_logic; q:out std_logic);end;architecture fl of jk is variable q_s:std_logic; signal a: std_logic_vector(1 downto 0);begin a=j&k;process(j,k,clr,clk,set) variable q_s:std_logic; begin if clr=1 then q=

3、0; elsif clkevent and clk=0 Then if set=0 then qq_s:=q_s; when 01=q_s:=0; when 10=q_s:=1; when 11=q_s:=not q_s; end case; end if; end if; q=q_s; end process;end; 3設計sr觸發器library ieee;entity sr1 is port(s,r,clk:in std_logic; q:out std_logic);end;architecture fl of sr1 is signal a:std_logic_vector(1 downto 0); begin ab:=b; when 01=b:=0; when 10=b:=1; whe

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論