1、習題數字電子技術基礎習題第一章邏輯代數基礎1.1、 用布爾代數的基本公式和規則證明下列等式。1 .AB+BD+AD+DC=AB+D2 ABD+ABD+ABC=AD+ABC3 BC+D+D（B+C）（PX+5>5+D4 月8+ACD+KO+BC+BC=B+D5 AB+BC+CA-5+0）（6月）6 REC+ABC-ABTBCTCA1.AB+BC+CA=ABBCCA8 .（y十+x）（y+z）（y+為一yz（職+v）9 （義+B）（A+耳）（久十B）（A+E”0（HB+ABBC+BC）（CD+CD）-AS+BC+CD+DAW.ABCAOBOC12如果月ilEAX+BY=AXBY1.2、 求下

2、列函數的反函數。1. F1=AB+AB2. F=ABC+ABC+ABC+ABC3. =R+eD+C（其+Q）4. 嚴=B（AD+C）（C+功（0+B）5f+膠+越1.3、 寫出下列函數的對偶式。】.產=at耳）（才+c）（c+d的+eIF=JbSSdaBJ+B+B+C+A+C+B+C4=XYZ+XYZ1.4、證明函數F為自對偶函數。F=CQAB+AB）+C（XB+耳苗1.5、用公式將下列函數化簡為最簡與或”式。2 .F=(T+?)Z+J京瓶+Z期3 .=AB+AC-hBC4 .F=AB+ASC+BC5 .=AE+AC+BCAD6 .F=AB-bACD+AC+EC7 .=AC+AB+BCD+BE

3、C+DEC&嚴=415+6+1百+C)488+豆CD9F=GF+(JT+K)Z1口,尸三(萬+¥+£+甲)(，+幻(+¥+2+陰)1.6、 邏輯函數kXR+MXR+BXM斗第(五9+C)+C+X+夙m5°+C0。若A、BC、D、的輸入波形如圖所示，畫出邏輯函數F的波形。圖Tl11.7、 邏輯函數F1、F2、F3的邏輯圖如圖235所示，證明F1=F2=F3。-A-B - GD-E yET1.21.8、 給出與非“門、或非“門及異或”門邏輯符號如圖236(a)所示，若A、B的波形如圖236(b),畫出F1、F2、F3波形圖。UT1.3Cb)1.9、

4、用卡諾圖將下列函數化為最簡與或”式。2,尸=5>.(012工4,6,7g9/115)工312期“3,4,5,7913/45)；49=工/(23&7,810,U14)；1.10、 將下列具有無關最小項的函數化為最簡與或”式；L尸=XmY&27/3,15)21=2鵬*。35,681引3一產=2加"口，工工5,7石41mzm4(234,5m711/4)1.11、 用卡諾圖將下列函數化為最簡與或”式；ABCAABC+ABC+ASC-2.FkRC+ABC+再G+員后守+EC二工尸=百萬+ABCD+ABC.4.FABCD+ABC+DC+DCB+ABC1.12 用卡諾圖化簡下

5、列帶有約束條件的邏輯函數1F1(A,B,C,D)=2>486圈9兒12)十二/012,1算4»)2P父氏BCD)-2辟地工3,4*11簿)+印加,用4,心)圖TL41.13 、用最少的與非”門畫出下列多輸出邏輯函數的邏輯圖。1 .fF=AC+BC-hAC-G=ASBCAB尸=7>*(2340,11,15)2 G=+(0P2,W0；l,15)、N=2>42,4,6,1(MU5)第二章門電路2.1 由TTL門組成的電路如圖T2.1所示，已知它們的輸入短路電流為Iis=1.6aA,高電平輸入漏電流IiH=40仙A。試問：當A=B=1時，G1的.電流（拉，灌）為；A=0時，

6、G1的電流（拉，灌）為.。圖T21圖T2.2中示出了某門電路的特性曲線，試據此確定它的下列參數：輸出高電平UOH=；輸出低電平UOL=；輸入短路電流Iis=;高電平輸入漏電流IiH=;閾值電平Ut=;開門電平UON=;關門電平UOFF=；低電平噪聲容限UNL=；高電平噪聲容限UNH=;最大灌電流IOLMax=;扇出系數N=。圖T>22.3 TTL門電路輸入端懸空時，應視為（高電平，低電平，不定）此時如用萬用表測量其電壓，讀數約為(3.5V , 0V , 1.4V )2.4 CT74、CT74H、CT74S、CT74LS四個系歹用勺TTL集成電路，其中功耗最小的為；速度最快的為；綜合性能指

7、標最好的為2.5 CMOS門電路的特點：靜態功耗（很大，極低）；而動態功耗隨著工作頻率的提高而-（增加，減小，不變）；輸入電阻（很大，很小）；噪聲容限.（高，低，等）于TTL門。之間接一電阻（輸出與地,2.6 集電極開路門（OC門）在使用時須在輸出與輸入，輸出與電源）。2.7 圖2.3所示電路中，G1、G2、G3是74LS系列的OC門，輸出高電平時漏電流Icex=100仙A,其輸出電流ILOmax=8mA;G4、G5、G6是74LS系列的與非門，其輸入電流IiL=400祖A,IiH=20aA。試計算電阻RL的取值范圍。+5VUT2.32.8 圖T2.4中G1為TTL三態門，G2為TTL與非門，

8、萬用表的內阻20kQ/V,量程5V。當C=1或C=0以及S通或斷等不同情況下，U01和U02的電位各是多少？請填入表中，如果G2的懸空的輸入端改接至0.3V,上述結果將有何變化?圖T24CS通5新1U口 1=Uql1Uci尸Ug=0U口 Lu尸0Uo尸Ug=圖T252.9 圖T2.5示電路為TTL門電路，若用高內阻電壓表各圖M點的電壓，估算一下量測出M點的電壓為多少伏，并說明理由。2.10 圖T2.6示電路為TTL門電路，非門的輸入短路電流移，高電平輸入電流為-0-05,當門1輸入A為“1”或“0”時，問各流入門1輸出端的電流為多少毫安？2.11 某同學按照上圖線路做實驗時，當A="

9、1”時，M點的電壓Vm=1.6V左右，試分析原因。2.12 圖T2.7所示電路為TTL三態門。三態門控制端G和波形如圖所示，試分析此電路能否正常工作，2.13 圖T2.8為由TTL“與非”門組成的電路，輸入A、B的波形如圖所示,試畫出V0的波形。aIrMJpikF011rn-F-UJL圖T2s2.14 圖T2.9中門1、2、3均為TTL門電路，平均延遲時間為20ns,畫出VO的波形。出VbV(j ； ： ； iflns40nn 60ns4()ris4(ta3 40cls 里愀£A1 Q-ajnk圖T2.9第三章組合數字電路習題：3.1 分析圖圖T3.1所示電路的邏輯功能，寫出輸出的邏

10、輯表達式，列出真值表,說明其邏輯功能。圖T313.2 邏輯電路如圖T3.2所示:1、寫出S、C、P、L的函數表達式;2、當取S和C作為電路的輸出時，此電路的邏輯功能是什么?圖T323.3 圖T3.3為由三個全加器構成的電路試寫出其輸出F1,F2,F3,F4的表達式。圖T333.4 圖T3.4為由集成四位全加器74LS283和或非門構成的電路，已知輸入DCBA為BCD8421碼，寫出B2B1的表達式，并列表說明輸出D'C'B'A'為何種編碼？3.5 圖T3.5是由3線/8線譯碼器74LS138和與非門構成的電路，試寫出P1和P2的表達式，列出真值表，說明其邏輯功能

11、。74LS13SEN01234567圖T353.6 圖T3.6是由八選一數據選擇器構成的電路，試寫出當G1G0為各種不同的取值時的輸出Y的表達式。GtGO A一1B圖T363.7 某水倉裝有大小兩臺水泵排水，如圖T3.7所示。試設計一個水泵啟動、停止邏輯控制電路。具體要求是當水位在H以上時，大小水泵同時開動；水位在H、M之間時，只開大泵；水位在M、L之間時，只開小泵；水位在L以下時，停止排水。（列出真值表，寫出與或非型表達式，用與或非門實現，注意約束項的使用）3.8 仿照全加器設計一個全減器，被減數A,減數B,低位來的借位J0,差為D,向上一位的借位為J。要求：1、列出真值表，寫出D、J的表達

12、式；2、仿全加器，用二輸入與非門實現；3、用最小項譯碼器74LS138實現；4、用雙四選一數據選擇器實現。3.9 設計一組合數字電路，輸入為四位二進制碼B3B2B1B0，當B3B2B1B0是BCD8421碼時輸出Y=1;否則Y=0。列出真值表，寫出與或非型表達式，用集電極開路門實現。3.10 設計一顯示譯碼器，輸入三個變量，輸出控制共陽極數碼管顯示六個字形，字形從0-9及A-Z中任選，要求用與非門實現。3.11 試用最小項譯碼器74LS138和和一片74LS00實現邏輯函數：上尸£爾P式41尸2；碑02司3.12 試用四位全加器74LS283和二輸入與非門實現BCD8421碼到BCD

13、5421碼的轉換。3.13 設計一個8421碼轉換成格雷碼的轉換電路。列出表達式，用“異或”門實現之。3.14 設計一個多功能組合數字電路，實現下表所示邏輯功能。表中C1,C0為功能選擇輸入信號；A,B為輸入變量；F為輸出。1、列出真值表，寫出F的表達式;2、用八選一數據選擇器和門電路實現ABAB3.15 用8選1數據選擇器實現下列函數：(1)9=匯芨+(應+花十無'F/，XYZ+XZW+a+XY=XYZ+IF+Zf產=2>'8，1，2二&9,1。11)F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD3.16 分析圖3.8(a)所

14、示電路,寫出L,Q,G的表達式，列出真值表，說明它完成什么邏輯功能；用圖3.8(a)所示電路與集成四位數碼比較器(如圖3.17 b)所示)構成一個五位數碼比較器。PA>0巳=日A>B74LS85A=EA<E正E3A2日2AlB1AOB。圖T3.«3.17 要實現邏輯函數p-dm+Rc十豆e,能否只使用一片集成電路，是什么型號，如何連線？3.18 分析圖T3.9所示電路中，當A、B、C、D只有一個改變狀態時,是否存在競爭冒險現象？如果存在，都發生在其他變量為何種取值的情況下？圖T3.9第四章觸發器和定時器4.1 圖T4.1(a)是由與非門構成的基本R-S觸發器，試畫出

15、在圖(b)所示輸入信號的作用下的輸出波形。Q：:圖T414.2 分析圖T4.2所示電路，列出特性表，寫出特性方程，說明其邏輯功能4.3 由CMOS門構成的電路如圖T4.3(a)所示，請回答：(1)C=0時該電路屬于組合電路還是時序電路？C=1時呢？(2)分別寫出輸出Q(或b1)的表達式；(3)已知輸入A,B,C的波形如圖T4.3(b),請畫出對應的輸出Q的波形。4.4 已知CP和D的波形如圖T4.4所示，試對應畫出習題4.2中電路的輸出Q1及維持阻塞型D觸發器的輸出Q2的波形。(Q1Q2的初始狀態為圖T444.5 請用一個與門和一個D觸發器構成一個T觸發器。4.6 試寫出圖T4.5（a）中各T

16、TL觸發器輸出的次態函數（十”），并畫出在圖（b）所示CP波形作用下的輸出波形。（各觸發器的初態均為“0”）(b)圖T45所示，觸發器為維持阻塞型D觸發器，初態均4.7 時序邏輯電路如圖T4.6（a）為“0”（1）畫出在圖（b）所示CP作用下的輸出QiQ2和Z的波形;分析Z與CP的關系qx：i： !Q2：i：:tIiIdihbb z ：；：；(a)圖T464.8 根據特性方程，外加與非門將D觸發器轉換為J-K觸發器；若反過來將J-K觸發器轉換為D觸發器，當如何實現？：:：h；L日；：； ；H ：Ji： *(Mrn-njwTW-TL, dI-fIri *-f!. h|414.9 已知電路及CPA

17、的波形如圖T4.7(a)和(b)所示，設觸發器的初態為“0”，試畫出輸出端B和C的波形。圖T4)4.10 試畫出圖T4.8(a)所示電路在圖(b)所示輸入信號CPX作用下的輸出Q1、Q2和Z的波形(Q1、Q2的初態為“0”)。圖T4Wcp_rL_TL_RLx J ：UU ： ：U：ULQ1_ ：Q2_ ：Z：(b)4.11 圖T4.9(a)為由555定時器和D觸發器構成的電路，請問:555定時器構成的是那種脈沖電路？(2)在圖(b)中畫出Uc,U01,U02的波形；計算U01和U02的頻率。(4)如果在555定時器的第5腳接入4V的電壓源，則U01的頻率將變為多少？UcA+5V(QCb)因T4

18、34.12 圖T4.10(a)是由555定時器構成的單穩態觸發電路。(1)簡要說明其工作原理；(2)計算暫穩態維持時間tw(3)畫出在圖(b)所示輸入ui作用下的uC和u。的波形。(4)若ui的低電平維持時間為15ms,要求暫穩態維持時間tw不變，應采取什么措施？R9 IkIT-O.lpFa)Uc+t(ms)Uq,t(ms)CbJUT4.104.13 由555定時器構成的施密特觸發器如圖T4.11(a)所示(1)在圖(b)中畫出該電路的電壓傳輸特性曲線；(2)如果輸入ui為圖(c)的波形；所示信號，對應畫出輸出uO的波形;(3)為使電路能識別出ui中的第二個尖峰，應采取什么措施？(4)在555

19、定時器的哪個管腳能得到與3腳一樣的信號，如何接法？(b)E1T4114.14 圖4.12為由兩個555定時器接成的延時報警器，當開關S斷開后，經過一定的延遲時間td后揚聲器開始發出聲音，如果在遲延時間內閉合開關，揚聲器停止發聲。在圖中給定的參數下，計算延遲時間td和揚聲器發出聲音的頻率。圖T4.12第五章時序數字電路5.1 分析圖T5.1所示時序電路，作出它的狀態表和狀態圖。作出電平輸入X序列為1011100時電路的時序圖。T51CPX5.2 分析圖T5.2所示時序電路，作出它的狀態表和狀態圖并作當X1=1111110及X2=0110110時的時序圖（設觸發器初態為“00”）。5.3分析圖T5

20、.3Y 0=000 。所示時序電路，作出它的狀態圖和時序圖。起始狀態CP5.4畫出圖T5.4 =0001 。所示時序電路的狀態圖和時序圖，起始狀態為Y3Y2Y1Y0Y3¥2Y1¥c5.5 畫出圖5.5圖所示同步十進制減法計數器的狀態圖和時序圖5.6 圖T5.6所示電路是為某接收機而設計白分頻電路，初始狀態為“00”，問：(1)當X1X2=“00”；(2)當X1X2=“01”；(3)當X1X2=“11”時，各種狀態為幾分頻？畫出波形圖。5.7 同步4位二進制計數器的功能表及邏輯符號如圖T5.7(a)所示。如果同步二進制計數器按圖T5.7(b)所示電路連接，要求：(1)列出該計

21、數器的計數順序Qd端輸出是幾分頻、占空比是多少？r I I 1 I 1,L QaQsQcQ 口-CK一'Rd ABC t> T -圖 T5.7Q aQbQc Qd L * i"5.8 指出下列各種觸發器中，哪些能組成移位寄存器，哪些不能；如果能，在（）內打對號，否則打X。基本R-S觸發器（）；（2）同步R-S觸發器（）；主從J-K觸發器（）；（4）維持阻塞D觸發器（）；（5）邊沿J-K觸發器（）;（6）CMOS主從D觸發器（）。5.9 用維持阻塞D觸發器和與非門設計一個三位右移寄存器，用一控制端X控制，當X=0時能串行輸入新數據DI，當X=1時具有自循環功能。5.10

22、按照規定的狀態分配，分別寫出采用D觸發器、JK觸發器來實現狀態表5.1所示的時序邏輯電路。表工1g1COAD/001hCfo10co/a6州11D5.11 用負邊沿JK觸發器及2輸入4輸出變量譯碼器，設計一個4相時鐘分配器。5.12 用JK觸發器設計一個可控計數器，當控制端C=1時，實現000100一110-111011000;當C=0時，實現000100110010一011000計數。要求寫出：（1）狀態圖；（2）狀態表；（3）狀態方程；（4）檢查能否自啟動，畫出狀態圖；（5）畫出邏輯圖。5.13 用JK觸發器設計“1011”序列檢測器。要求寫出：（1）狀態圖；（2）狀態表；（3）三種獨立的

23、狀態分配方案；（4）分別寫出三種分配方案的狀態方程；（5）畫出最佳設計的邏輯圖。5.14 用正邊沿D觸發器及其他門電路，設計一個節拍發生器，節拍順序如圖T5.8所示，寫出設計過程。ET5.85.15用正邊沿DCP、X為輸入，型觸發器設計一個滿足圖T5.9所示波形要求的邏輯電路,5.16 用正邊沿D觸發器設計一個具有如下功能的電路（電路如圖T5.10所示）。（1）開關K處于位置1（即X=0）時，輸出ZW=00;（2）當開關K擲到2（即X=1）時，電路要產生完整的系列輸出，即ZW:00-01-11一10（開始X在位置1）;（3）如果完整的系列輸出后，K仍在位置2,則ZW一直保持10狀態，只有當K回

24、到位置1時，ZW才重新回到00。要求：（1）畫出最簡狀態圖；（2）列出狀態表；（3）給定狀態分配;（4）寫出狀態方程及輸出方程；（5）畫出邏輯圖。+5V圖T”。設討 的 電路5.17 分析圖T5.11所示由74LS161構成的電路(1)畫出完整的狀態轉換圖；(2)畫出Qd相對于CP的波形，說明是幾分頻，Qd的占空比是多少pT74LS1S1C廠CDcBAL口DT5.115.18 分析圖T5.12中的電路，說明它們分別是多少進制計數器？并回答：(1)若將圖(a)中與非門G的輸出改接至Cr端，而令Ld=1,畫出狀態轉換轉圖，電路變為幾進制？(2)圖(b)電路的輸出采用的是何種編碼？列出狀態轉換表。&

25、quot;1pQc Qfc -T 74LS16Cr d c B A LdP74LS16"1C B A(a)(b)PQb /74LS16 比Cr D C B A Ld(C)5.19試用兩片74LS161組成模為90 并工作可靠。的計數器，要求兩片間采用異步審級法,5.20 圖T5.13為由集成異步計數器74LS90、74LS93構成的電路，試分別列出狀態轉換表，說明它們是多少進制的計數器。CF-WPb一TCPa圖5135.21 分析圖T5.14所示電路的工作過程1、畫出對應CP的輸出QaQdQc和Qb的波形和狀態轉換圖（Qa為高位）2、按QaQdQcQb順序電路給出的是什么編碼?3、按

26、QdQcQbQa順序電路給出的編碼又是什么樣的?,I,CP加句,74LSS0即理IjI1圖T5145.22圖T5.15所示為一可變進制計數器。其中74LS138為3線/8線譯碼器,當Si=1且瑪=0二°時，它進行譯碼操作，即當A2A1A0從000到111變化時匕£依次被選中而輸出低電平。T1153為四選一數據選擇器。試問當MN為各種不同輸入時，可組成幾種不同進制的計數器？分別是幾進制？簡述理由。圖T515第六章大規模集成電路6.1 填空：1、按構成材料的不同，存儲器可分為磁芯和半導體存儲器兩種。磁芯存儲器利用來存儲數據；而半導體存儲器利用來存儲數據。兩者相比，前者一般容量較

27、；而后者具有速度的特點。2、半導體存儲器按功能分有和兩種。3、ROM主要由和兩部分組成。按照工作方式的不同進行分類，ROM可分為、和三種。4、某EPROMt8數據線，13位地址線，則其存儲容量為。5、在系統可編程邏輯器件簡稱為器件,這種器件在系統工作時（可以、不可以）對器件的內容進行重構，它包括、三種系列的產品。6、對isp器件進行編程時（需要、不需要）專門的編程器，對GAL器件進行編程時（需要、不需要）專門的編程器。7、對GAL器件和ispLSI器件進行編程時可以選用下列那幾種輸入方式。a）原理圖方式b）ABEL-HDL語言c）VHDL語言d）原理圖與ABEL語言混合輸入方式e）FM輸入方式

28、6.2 圖T6.1是16X4位ROM,A3A2A1A0為地址輸入，D3D2D1D0為數據輸出，試分別寫出D3,D2,D1和D0的邏輯表達式。A3A2A1AOD3 D2 D1 DO地址逢碼器國T6I6.3 用16X4位ROM作成兩個兩位二進制數相乘(A1A0XB1B0)的運算器，列出真值表，畫出存儲矩陣的結點圖。6.4 由一個三位二進制加法計數器和一個ROM構成的電路如圖T6.2(a)所示1、寫出輸出F1、F2和F3的表達式;2、畫出CP作用下F1、F2和F3的波形(計數器的初態為“0圖T6,2計 般 器地址譯碼器cpnjTTLrWLTLrLF1:iI:；F2：；：；：F3：6.5 用PLA的與

29、或ROM對實現全加器6.6 用ispLSI器件實現一個用于步進電機驅動電路的序列脈沖發生器，步進電機有ABCDE五相繞組，工作時的導通順序為AB-ABCBCBCDCDCDEDE-DEAEAEABAB。(用五個D觸發器實現)。要求：1列出狀態轉換表，寫出狀態方程，2用ABEL-HDL或VHDL語言編寫程序。6.7 試分析圖T7.3所示電路的工作原理，畫出輸出電壓Uo的波形。（表6.1中列出的是2716的十六個地位地址單元中所存的數據）)GJP GM0' 5 5 5 6 % Dl D. 271表61Aj AMiAjPj Dj Di P)CS6迪匡公用倒徨因00 0 0O-0 0 100 1000 11010 0010 10110011110 0 010 0 110 1010 11110 000000 0001111000000"1_L2_|p Qd QcQaOt74LS16CLCr。C 卜 A 9/ “ I I I I I IffiT6.3OOQOOOOOOOOOO