1、黃凱 0807390126目 錄I、 設計要求 II、 各元件引腳布局圖及邏輯功能 III、 各單元設計方法、過程、邏輯圖 IV、 完整計時器電路圖 V、 參考資料黃凱 0807390126電工電子綜合實驗II數字計時器的設計I、設計要求一、 實驗目的：1、 掌握常見集成電路工作原理和使用方法。 2、 學會單元電路設計與組合方法。 二、 實驗要求：實現00分00秒59分59秒數字計時器。 三、 實驗內容：1、 設計實現信號源電路（f1=1Hz,f2=2Hz,f3=500Hz,f4=1KHz）。 2、 設計實現00分00秒59分59秒數字計時器（計數、譯碼、顯示）。 3、 設計實現快速校分電路（

2、K1，2Hz,校分時秒停止，含防抖動功能）。 4、 設計實現可在任意時刻復位（K2）。5、 設計實現整點報時電路（59分53秒、59分55秒、59分57秒【三低f3】,59分59秒【一高f4】）。6、 整體完成00分00秒59分59秒數字計時器電路。 四、 實驗器材：1、 集成電路：NE555一片 一片 兩片 四片 三片 一片 三片 一片(多諧振蕩) （分頻）（8421BCD碼十進制計數器） （譯碼） （與非） （4輸入與非） （4輸入與門） （D觸發）CD4040 CD4518 CD4511 74LS00 74LS20 74LS21 74LS74黃凱 08073901262、 電阻：1K3K

3、1503、 電容：0.047uf 一只 一只 一只 四只4、 共陰極雙字屏兩塊。五、 數字計時器邏輯框圖：4黃凱 0807390126II、各元件引腳布局圖及邏輯功能一、 NE555 一片 (多諧振蕩)：1、 引腳布局圖：圖1 NE555引腳布局圖2、 內部結構圖：圖2 NE555內部結構圖3、 邏輯功能說明：NE555是在電子科技行業廣為應用的一種集成電路，用途十分廣泛。在本電路中，構成時鐘發生器，是整個電路的核心。其引腳布局圖如圖1所示。其中引腳1為接地端，引腳2和引腳6為輸入端，引腳3為輸出端，引腳4為復位清零端，引腳5為調整端（通常空置或通過一個電容接地），引腳7位放電端，引腳8為電源

4、。黃凱 08073901264、 邏輯功能表：表1 NE555邏輯功能表二、 CD4040 一片 （分頻）：1、 引腳布局圖：圖3 CD4040引腳布局圖2、 內部結構圖：圖4 CD4040內部結構圖黃凱 08073901263、 邏輯功能說明：CD4040是一種常用的12分頻集成電路。當在輸入端輸入某一頻率的方波信號時，其12個輸出端的輸出信號分別為該輸入信號頻率的2-12-12，在電路中利用其與NE555組合構成脈沖發生電路。其內部結構圖如圖4所示。引腳圖如圖3所示，其中VDD為電源輸入端，VSS為接地端，CP端為輸入端，CR為清零端，Q1Q12為輸出端，其輸出信號頻率分別為輸入信號頻率的

5、2-12-12。三、 CD4518 兩片 （8421BCD碼十進制計數器）：1、 引腳布局圖：圖5 CD4518引腳布局圖2、 內部結構圖：圖6 CD4518內部結構圖3、 邏輯功能說明：CD4518時一種常用的8421BCD碼加法計數器。每一片CD4518集成電路中集黃凱 0807390126成了兩個相互獨立的計數器，每個計數器的內部結構圖如圖6所示。4、 邏輯功能表：表2 CD4518邏輯功能表四、 CD4511 四片 （譯碼）：1、 引腳布局圖：圖7 CD4511引腳布局圖2、 內部結構圖：圖7 CD4511內部結構圖黃凱 08073901263、 邏輯功能說明：CD4511是一種842

6、1BCD碼向8段數碼管各引腳碼的轉換器。當在其四個輸入端輸入8421BCD碼時，其7個輸出端可直接輸出供7段數碼管使用的信號。BI：4腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態如何，七段數碼管均處于熄滅（消隱）狀態，不顯示數字。LT：3腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入 DCBA 狀態如何，七段均發亮，顯示“8”。它主要用來檢測數碼管是否損壞。LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LE=1時譯碼器是鎖定保持狀態，譯碼器輸出被保持在LE=0時的數值。 A1、A2、A3、A4、為8421BCD碼輸入端。a、b、c、d、e、f、g：為譯碼輸出端，

7、輸出為高電平1有效。CD4511的內部有上拉電阻，在輸入端與數碼管筆段端接上限流電阻就可工作4、 邏輯功能表：表3 CD4511邏輯功能表五、 74LS00 三片 （與非）：黃凱 08073901261、 引腳布局圖：圖8 74LS00引腳布局圖2、 邏輯功能說明：74LS00是一種十分常見的集成電路，其中集成了4個與非門。 3、 邏輯功能表：表4 74LS00邏輯功能表六、 74LS20 一片 （4輸入與非）：1、 引腳布局圖：圖9 74LS20引腳布局圖2、 邏輯功能說明：74LS20同樣是一種與非門集成電路，與74LS00不同的是它的每個與非門有黃凱 08073901264個輸入端。3、

8、 邏輯功能表：表5 74LS20邏輯功能表七、 74LS21 三片 （4輸入與門）：1、 引腳布局圖：圖10 74LS21引腳布局圖2、 邏輯功能說明：74LS21是一種4輸入與門集成電路。 3、 邏輯功能表：表6 74LS21邏輯功能表八、 74LS74 一片 （D觸發）：黃凱 08073901261、 引腳布局圖：圖11 74LS74引腳布局圖2、 邏輯功能說明：74LS74集成電路是一種D觸發器。 3、 邏輯功能表：表7 74LS74邏輯功能表九、 電阻：1K 3K 150 十、 電容：0.047uf一只一只 一只 四只十一、 共陰極雙字屏兩塊：1、 引腳布局圖：黃凱 080739012

9、6圖12 共陰極雙字屏引腳布局圖2、 邏輯功能說明：共陰極雙字屏引腳布局圖如圖12所示，使用時只需將數碼管的兩個GND引腳接地，其他引腳通過330電阻與CD4511的相應引腳相連即可。 3、 邏輯功能表：表8 共陰極雙字屏邏輯功能表黃凱 0807390126III、各單元設計方法、過程、邏輯圖一、 脈沖發生電路：脈沖發生電路是為計時器提供計數脈沖的，因為設計的是計時器，所以需要產生1Hz的脈沖信號。這里采用NE555集成電路和分頻器CD4040構成。555定時器不僅體積小，而且用它來構成多諧振蕩器，波形穩定，上升沿和下降沿小，振幅大，占空比可調，因此越來越廣泛地被用作振蕩器。而后通過CD404

10、0產生幾種頻率供后面使用。當將NE555連結成圖13所示的自激多諧振蕩電路時，輸出端為周期矩形波。圖13 周期矩形波發生電路震蕩周期T=0.695（R1+2R2）C，其中R1=1k，R2=3k，C=0.047F，所以T=228.66510-6s，f=4373.401Hz，產生大約為4kHz 的脈沖。將圖13所示電路的輸出端接至CD4040的輸入端，從Q12輸出端得到212分頻信號1Hz（f1），作為時鐘信號；從Q11輸出端得到211分頻信號2Hz（f2），提供給校分電路D黃凱 0807390126觸發器CP端和校分信號；從Q3和Q2輸出端分別得到8分頻、4分頻信號500Hz（f3）和1KHz（

11、f4），提供給報時電路。于是脈沖發生電路部分如圖14所示。f4 f3f2 f1圖14 脈沖發生電路二、 00分00秒59分59秒計時器電路：該電路由CD4518及74LS00組合得到。由CD4518的功能表可知，當清零端輸入0，EN端為1且CP端輸入時鐘信號或者清零端輸入0，EN端輸入時鐘信號且CP端為0時計數器進行計數。其輸出端QD QC QB QA輸出從0000到1001的循環（本設計采用后者）。所以當使用其作為分和秒的個位進行計數時不需對其進行反饋清零，而用其進行分和秒的十位計數時，需要在QD QC QB QA輸出0110時對其進行清零（因為CD4518是異步清零）。所以Cr2=2QC2

12、QB，Cr4=4QC4QB。黃凱 0807390126在計時過程中，當秒個位的狀態1QD1QC1QB1QA=1001時，秒十位需要接收一個進位信號來實現進位，即秒十位時鐘端EN2接收的脈沖信號產生由“1”到“0”的變化時秒十位開始計數，從而實現進位。1QD只在秒個位狀態由1001轉變為0000時產生由“1”到“0”的變化。綜上分析可得EN2=1QD。同樣可以分析得到：分個位時鐘端EN3=2QC，分十位時鐘端EN4=3QD。秒個位時鐘端外接脈沖信號。帶有清零電路的六十進制計數器邏輯電路圖如圖15所示。三、 譯碼顯示電路：根據CD4511的邏輯功能表可知，當、 輸入均為1而LE輸入為0時其7個輸出

13、端分別輸出一定的信號。只需將這些信號接入雙字共陰顯示器相對應的引腳即可使其顯示我們所需要的數字。然而實際上我們需要在每個CD4511的輸出端和數碼管相應的輸入端之間接入一個阻值為330的電阻以防電流過大使數碼管燒毀。由于電路的顯示部分不會出現小數，故雙字共陰顯示器的小數點引腳懸空。顯示部分電路如圖16所示。黃凱 0807390126圖16 譯碼顯示電路圖四、 控制器電路：1、 校分電路：校分電路要實現的功能：電路中存在一個開關，當開關打到“正常”檔時，計數器正常計數；當開關打到“校分”檔時，分計數器進行快速校分（即分計數器可以不受秒計數器的進位信號控制，而選通一個頻率較快的校分信號進行校分），

14、而秒計數器保持。在任何時候，撥動校分開關，可以進行快速校分。即令計時器分為快速計數，而秒位保持。D觸發器的輸出端只在時鐘的上升沿變化，而其他時刻保持上一次的電平，當開關在高低電平兩種狀態之間轉換時，由于機械振動，在很短的時間內會在高低電平之間來回波動，相應的產生幾個上升沿。如果直接將開關的輸出端連接至分個位的時鐘的話，這些上升沿將導致它瞬間跳變幾個數值。然而在加上D觸發器之后，由于在沒有時鐘上升沿的時候，輸出信號保持，而其時鐘頻率相對與顫抖頻率是很小的，也就是說在開關顫抖過程中觸發器的輸出是不變的，從而避免黃凱 0807390126了分計數器數值的跳變。故可以用其構成防顫抖電路。校分電路如圖1

15、7所示，其中輸出端直接與分計時器的個位時鐘端相連接。正常計時狀態下，開關連接高電平，此時Q端輸出高電平，總輸出端的信號與秒的十位進位信號相同。當開關連接低電平時，Q端輸出低電平，總輸出端輸出信號為2Hz的時鐘信號。圖16 校分電路圖2、 復位電路：清零電路為了考慮到防抖動，因此在這里也采用觸發器來實現。電路如圖17所示，正常狀態下，開關打在高電平，電路正常工作。當需要清零時，打到低電平位置，Q端輸出低電平，根據計時器電路圖（圖15），可以分析出秒和分的十位得以清零。 Q輸出高電平，直接輸出到CD4518的Cr端。根據CD4518的功能表（表2）當Cr端為高電平時，進行清零。所以秒和分的個位得以清零。清零開關圖17 清零電路圖黃凱 0807390126五、 報時電路：電路每小時進行一次報時，從59分53秒開始報時，每隔一秒發一聲，共三聲低音、一聲高音。即59分53秒、59分55秒、59分57秒為低音，59分59秒為高音。實際上，需要在某一時刻報時，就將該時刻輸出為“1”的信號作為觸發信號，選通報時脈沖信號，進行報時即可。對于這一要求，我們可以列一張表來形象的看出這一性質：對于分的十位個位和秒的十位，在鳴響的時候給出的信號應該是一樣的。所m7m5m4m1s7s5,剩下的就是考慮秒個位的區別在s1為1時，s3，s2中有一個為1即發出500HZ的低聲鳴響，在s4為1時