1、全數字鎖相環原理及應用2011年11月18日摘 要：鎖相環是一種相位負反饋系統，它能夠有效跟蹤輸入信號的相位。隨著數字集成電路的發展，全數字鎖相環也得到了飛速的發展。由于鎖相精度和鎖定時間這組矛盾的存在使得傳統的全數字鎖相環很難在保證鎖定時間的情況下保證鎖定精度。鑒于此，本文對一些新結構的全數字鎖相環展開研究，并用VHDL語言編程，利用FPGA仿真。為解決軟件無線電應用擴展到射頻，即射頻模塊軟件可配置的問題和CMOS工藝中由于電壓裕度低、數字開關噪聲大等因素,將射頻和數字電路集成在一個系統中設計難度大的問題，本文嘗試提出數字射頻的新思路。全數字鎖相環是數字射頻中最重要的模塊之一，它不僅是發射機

2、實現軟件可配置通用調制器的基礎，還是為接收機提供寬調頻范圍本振信號的基礎。本文針對數字射頻中的數字鎖相環的系統特性以及其各重要模塊進行了研究。關鍵詞：全數字鎖相環；鎖定時間；鎖定精度；PID控制；自動變模控制；數控振蕩器；時間數字轉換器；數字環路濾波器；FPGA；Principle and Application of all-digital phase-locked loopAbstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signals phase.

3、With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock

4、time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA.In order to extend the application from radio to RF, which including RF modules software configurable proble

5、ms and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital

6、RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locke

7、d loop and its vital modules.Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言鎖相環路是一種反饋控制電路,鎖相環的英文全稱是Phase-Locked Loop，簡稱PLL。目前鎖相環在通信、信號處理、調制解調、時鐘同步、頻率綜合和自動化控制等領域應用極為廣泛，已經成為各種電子設備中不可缺少的基本部件。隨著電子技術向數字化方向發展，需要采用數字方式實現信號的鎖相處理。因此，對全數字鎖

8、相環的研究和應用得到了越來越多的關注。雖然鎖相環(PLL)技術已經有了半個多世紀的發展，但是其應用領域也在不斷擴大，隨著高新科技的發展，使得它的性能需要不斷地改進和提高，因此，鎖相環的設計與分析也成立集成電路設計者的熱點。設計者們也不斷提出了新的鎖相環結構1-3，以適應不同場合的需求。2. 鎖相環的原理鎖相環路能夠使一個特殊系統跟蹤另一個系統4。確切的說，鎖相環是一個使輸出信號(由VCO或DCO振蕩產生)與輸入信號保持頻率和相位同步的電路。在同步(鎖定狀態)時，輸出信號和輸入信號頻率相等，相位差為零，或者保持為常數，即輸出信號鎖定到輸入信號的相位上。2.1模擬鎖相環構成鎖相環路的基本組成5如圖

9、1所示。該系統主要是由鑒相器(Phase Detector ,PD)、環路濾波器(Loop Filter, LF)和壓控振蕩器(Voltage Controlled Oscillator, VCO)組成。雖然實際中有各種形式的環路，但它們都是從基本環路演變過來的。鑒相器為一相位比較器，用于檢測輸入信號相位與壓控振蕩器的輸出信號的相位的相位誤差。輸出信號是相位誤差信號的函數，鑒相特性有很多形式，有正弦特性、鋸齒特性和三角特性等。環路濾波器的作用是濾除誤差信號中的高頻成分和噪聲，保證環路的性能要求和系統的穩定性。壓控振蕩器的主要作用是受控制信號控制作用，牽引壓控振蕩器的頻率向輸入信號的頻率靠攏，最

10、終使輸出信號與輸入信號頻率相等。圖1 鎖相環基本組成眾所周知，鎖相環有兩種工作狀態：鎖定狀態和失鎖狀態。如圖1所示，鑒相器把輸入信號和VCO輸出信號的相位進行比較，輸出信號為兩種信號的相位誤差信號，該信號正比于輸入信號和VCO輸出信號的相位誤差，通常為交流信號調制的直流信號。經低通濾波器，濾除交流(高頻)分量，產生誤差控制電壓，控制VCO，使其向著減小相位誤差的方向改變其頻率。使輸入信號和壓控振蕩器的輸出信號的頻率相等，相位誤差為零或為一恒定值，此時鎖相環進入鎖定狀態。環路鎖定時，輸入信號的頻率與壓控振蕩器的輸出頻率完全相等，但是相位差并不一定為零，穩定的相差和起伏的相差均存在于鎖相環路中。過

11、大的相位誤差，會引起鎖相環失鎖。在失鎖的情況下，如果輸入信號的頻率不等于VCO輸出信號的頻率，那么鑒相器就會產生控制電壓去控制VCO使其頻率與輸入信號嚴格保持一致，最終是鎖相環鎖定。2.2閉環控制系統的工作原理為了說明鎖相環的工作原理，先簡單介紹一下閉環控制系統的工作原理。環控制系統的原理框圖如圖2所示。圖2閉環控制系統控制系統的作用是要讓輸出量按照我們想要的結果：即預定值去變化。反饋網絡通過測量形成反饋量，控制器通過比較輸入量與反饋量從而形成一個控制信號。通過這個控制信號，作用于控制對象使其按照我們要的規律那樣去變化，從而達到消除或減小偏差的效果。由上述敘述，我們知道，閉環控制系統的工作原理

12、可簡單概括為：信號比較、產生控制信號和形成反饋從而消除或減少偏差。所以閉環控制系統是一個負反饋系統。閉環控制系統的指標主要是穩定性、準確性、快速性。為了使這些指標滿足一定要求，往往需要在控制器和控制對象之間串接一個校正網絡，如圖3所示：圖3有校正網絡的閉環控制系統在自動控制理論中，常稱輸入量為控制量，輸出量為被控制量，控制對象的輸入信號為控制信號。2.3鎖相環的工作原理在鎖相環中，PD是控制器，VCO是控制信號，LF是校正網絡。一般來講，反饋信號等于輸出信號，即反饋量等于輸出量。鑒相器對輸入信號與反饋信號之間的相位進行比較，并輸出相位差信號，即產生一個控制信號，并通過電路減小或消除相位差。這就

13、是鎖相環的工作原理。由于偏差是輸入量和反饋量之差，所以鎖相環的輸入量是輸入信號的相位，輸出量是輸出信號的相位。下面我們把鎖相環的工作原理作簡單的定量分析6。為方便分析，設輸入為固定頻率信號 (1)環路的輸入相位為，反饋相位為，環路瞬時相位誤差為: （2）對上面兩邊微分得: （3）式中為輸入信號頻率與VCO固有頻率之差，稱為環路固有頻差。表示控制電壓使VCO產生的頻率變化，稱為控制頻差。為瞬時頻差（可簡稱頻差）。因此，可以得到這三個頻差之間的關系為：瞬時頻差固有頻差控制頻差環路可以消除固有頻差，但存在一定相差。當鎖相環輸入信號的頻率固定時，它的輸出信號頻率可以與輸入信號頻率相同，即鎖相環可以消除

14、頻差。但能否消除相差取決于所用LF的形式。若LF的直流增益為無窮大，即可消除相差。因為這時雖然和都等于零，但通過一個直流增益為無窮大的LF，可得到所需要的控制電壓。若LF的直流增益為有限值，則不能消除相差。3.一種PID控制的全數字鎖相環的研究與仿真全數字鎖相環也是一種能夠跟蹤輸入信號相位的閉環自動控制系統7-11。它根據輸入信號和反饋信號的相位差，來調整壓控振蕩器的輸出頻率，最終達到輸入信號頻率和輸出信號頻率相等，輸入信號和輸出信號保持恒定的相位差。傳統的PI控制器12-18可以消除穩態誤差，保證鎖定精度，但是對阻尼有不利影響。在PI控制器中引入微分項可以改善響應速度和阻尼，保證了鎖定時間，

15、但不能減少穩態誤差，因此這里提出的積分分離PID控制能夠大大改善響應時間和阻尼并減少穩態誤差。從而保證了鎖相精度和鎖相時間。3.1電路結構與工作原理3.1.1全數字鎖相環電路結構圖4全數字鎖相環系統框圖圖中鑒相器采用傳統的JK觸發器，該鑒相器結構簡單，鑒相范圍為，一般工程上能夠滿足需要。由于鑒相器輸出的是二值高低脈沖，因此鑒相器后需要接數字濾波器來平滑高低脈沖的起伏，以此來消除噪聲和干擾脈沖的影響，一般的數字序列濾波器有兩種：N先于M序列濾波器和隨機徘徊濾波器，但是數字濾波器不是環路濾波器，它是無惰性的。本文使用的是隨機徘徊濾波器。環路濾波器采用PID控制器19，能夠很好的控制環路相位校正的速

16、度和精度，相對于文獻20的PI控制器具有更好的特性，具體性能將在下文中分析。數字壓控振蕩器采用可變模的分頻器。M分頻器對輸出信號進行分頻，以使環路得到相應的倍頻信號。3.1.2電路工作原理鑒相器用于比較輸入信號和輸出信號的相位誤差，由此產生一系列高低電平脈沖序列pha，其脈沖的寬度與輸入和輸出信號的相位誤差成正關系。而K序列濾波器主要的作用是對相位誤差信號進行量化，同時又可以消除輸入信號中的噪聲和干擾信號的影響。如果pha信號為高電平，K序列濾波器就會對f進行加計數，當計數器溢出時，一方面向環路濾波器產生一加脈沖i，同時使計數器復位，重新計數。相反，pha信號如果為低電平，K序列濾波器對f進行

17、減計數，當計數器減為零時，一方面向環路濾波器產生一減脈沖d，同時計數器復位，重新計數。在一個pha周期內，K序列濾波器產生的加減脈沖的綜合值表征了輸入信號和輸出信號的相位誤差的大小，由于干擾和噪聲的影響是隨機的，此時K計數器產生的加減脈沖序列的概率是相等的，因此環路具有較強的抗干擾能力。環路濾波器采用了PID控制21,22，所以，數字壓控振蕩器輸出的信號經M分頻后，一方面反饋給環路濾波器作為采樣信號，環路濾波器在其上升沿對一個pha周期內由K計數器產生的加減脈沖個數進行計數綜合、PID計算、并把計數值輸出給壓控振蕩器作為分頻因子和寄存器清零操作。在控制過程中，由于把壓控振蕩器輸出的信號經M分頻

18、后的信號作為環路濾波器的采樣信號，因此，采樣周期信號和輸出信號的周期是同步的，這樣一方面保證了環路濾波器逐周波控制，另一方面保證了在壓控振蕩器在計數開始的同時賦予其寄存器新的分頻值。在傳統的PI控制中，由于積分項的存在，雖然可以消除靜差、提高精度。但在過程的啟動、結束或大幅度增減設定值時，短時間內系統會輸出很大的偏差，會造成PI運算的積分積累，最終引起系統較大超調，甚至引起系統的振蕩，因此本文采用了積分分離的PID控制算法，既保持了積分作用，又減少了超調量，使控制性能有了較大的改善。具體的實現方法為：根據實際情況設定一個閾值；這里設計中采用，為時鐘頻率。如果，采用PD控制，可以避免過大的超調量

19、，使系統有較快的響應。如果，則采用PID控制，保證系統的控制精度。由此可以得出環路濾波器的傳輸函數為：, (4), (5)3.2全數字鎖相環的系統各模塊的仿真鑒相器模塊這類的鑒相器采用JK觸發器，其鑒相范圍較寬，能滿足一般工程的需要。其結構圖如圖5所示。圖5 JK觸發器結構圖其仿真波形如圖6所示。圖6 JK觸發器仿真圖由JK觸發器的仿真圖可以看出，當fin=0且fed=1時，JK觸發器的輸出為0，反之，輸出為1，當fin和fed同時為1時，輸出為上一個輸出值的相反值。序列濾波器模塊的仿真一般數字序列濾波器有兩種：N先于M序列濾波器和隨機徘徊濾波器，它們不是環路濾波器，也是無惰性的，加在環路中并

20、不影響環路的階數，僅起到濾噪和抗干擾的作用。這里采用的是隨機徘徊濾波器。序列濾波器的仿真波形圖如圖7所示，圖中j為鑒相器的輸出；mo為序列濾波器的計數模值；up和down分別為進位脈沖和借位脈沖；d為時鐘脈沖信號。通過仿真波形圖可以看出當序列濾波器達到計數模值的時候會相應的產生進位脈沖和借位脈沖，與預期的效果一致。圖7序列濾波器仿真波形控制模塊PID的仿真這里采用PID控制器作為環路濾波器。PID控制器可以很好的改善系統響應時間和鎖相的精度，PID控制器的作用主要是對K序列濾波器產生的加減脈沖個數進行綜合計算，產生一個控制參數控制壓控振蕩器的分頻系數。該設計中PID控制器的仿真波形圖如圖8所示

21、。圖8 PID控制器仿真圖 VCO模塊仿真壓控振蕩器實際上就是一個分頻器，其分頻系數由PID控制電路給出，壓控振蕩器通過對時鐘信號的分頻來實現相位的調整。壓控振蕩器的結構原理圖如圖9所示。圖9壓控振蕩器的總體結構圖從圖9中可以看出，該分頻器包括奇分頻和偶分頻兩個模塊由，因為PID的輸出值不確定，可能是奇數也可能是偶數，因此該分頻器包含奇數分頻和偶數分頻兩個模塊，這樣對于任何整數都能夠實現占空比為1:1的分頻。該分頻器的總圖仿真波形如圖10所示。圖10分頻器仿真波形圖3.3小結這里提出的PID控制的全數字鎖相環，有效的減少了時間，提高了鎖定精度，還具有很強的通用性，總體結構簡單，電路參數配置方便

22、，集成度高，仿真結果表明該鎖相環能夠滿足一般工程上的需要。占用的資源較少，易于集成，容易制成片上系統(Soc)。4.全數字鎖相環在數字射頻中的應用全數字鎖相環的概念其實很早就有23-28而Staszewski博士為數字射頻處理器提出一種全新的ADPLL結構如圖11所示。嚴格來說，該結構中DCO有部分模擬電路，之所以仍稱之為“ADPLL”，在文獻29Staszewski博士給出了以下解釋：1）在數控振蕩器輸出時鐘鎖定在參數時鐘的過程中整個環路完全工作在數字域中，即所有的信號都是數字信號；2）各模塊的設計和構造也是按照數字系統的設計方法進行的。這一提法在國際上已經被廣泛地接收，而且在之后的很多文獻

23、在研究這種鎖相環時均使用“ADPLL”這個名稱。為此，在本文也沿用這個約定俗成名稱，下文所使用的“ADPLL”或“全數字鎖相環”如未加說明均指圖11所示的“數字射頻中全數字鎖相環”。在數字射頻中，全數字鎖相環主要是用來完成兩種工作：1）作為頻率綜合器，為接收機提供一個調頻范圍很寬的本地振蕩信號；2）和DPA一起構成一個通用的調制器，通過數字信號的控制可以實現不同的調制信號。圖11數字射頻中全數字鎖相環的基本結構29整個全數字鎖相環系統主要由全數控LC振蕩器、時間數字轉換器、高速/低速數字相位累加器、數字鑒相器以及數字環路濾波器組成。DCO所產生的輸出振蕩信號經過高速的相位累積器來計算DCO輸出

24、信號的整數相位。而時間數字轉換器測量出輸出信號和參考時鐘的分數相位差，并將其轉化為相對應的數字信號。低速相位累加器在調整后參考時鐘的控制下根據輸入數字頻率控制字（Frequency Control Word, FCW）進行累計，作為參考相位值。前面三項，經過數字鑒相器，即一個多輸入的加法器，得到了相位差。這個相位差是一個具有一定位寬的數字信號。該誤差信號經過數字環路濾波器之后，直接控制DCO，使DCO經過一段時間后能夠輸出FCW所指定的振蕩頻率。當改變FCW，DCO就會輸出不同的頻率，從而實現了一個頻率綜合器的功能。由于FCW本身可以包含分數部分，所以環路中不需要使用Sigma-Delta調制

25、技術，就能實現分數的頻率綜合。5. 總結與展望鎖相環是一種相位負反饋系統，它在無線電技術等各個領域得到了非常廣泛的應用。本文主要闡述了全數字鎖相環的基本原理，探討了一些新的鎖相環結構，并且在數字射頻方面對全數字鎖相環ADPLL的應用進行了展望和拓展。數字射頻具有很強的可配置性。將數字信號處理器和數字射頻處理器DRP集成在一個SoC環境下，DSP提供強大的處理功能，可配置的DRP提供根據參數輸出射頻信號，兩者共同構成了軟件無線電平臺。但關于具體DSP如何有效的控制DRP，不管是理論上還是工程實現上仍然有許多問題需要更深入的研究。參考文獻1 單長虹,孟憲元.基于FPGA的全數字鎖相環的設計M.電子

26、技術應用,2001,(9):58-602 C.Y Tan. Tune tracking with a PLL in the Tevatron. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated EquipmentJ.2006,(557):615-6203 房驊,周亞斌.嵌入式數字鎖相環的設計實現.西安工程科技學院學報J,2006,20(1):88-914 倪虹霞,楊信昌.基于VHDL的全數字鎖相環的設計.長春工程

27、學院學報J,2005,19(3):53-565 Ching Che Chung, Chen-Yi Lee .An All-Digital Phase-Locked Loop for High-Speed Clock Generation. IEEE Journal Of Solid-State CircuitsJ.2006,(38):347-3516 熊磊,高培軍,牟丹.基于FPGA的高速數字鎖相環的設計與實現J.電子技術應用,2005,(12):88-907 段玉宏，夏國忠，胡劍等，TD-SCDMA無線系統原理與實現M，北京，人民郵電出版社，2007:6-755581-5838 Youngs

28、hin Woo, Young Min Jang, Man Young Sung. A novel method for high performance phase-locked loop. Journal of Circuits, System, ComputersJ.2004,(13):53-569 Ayman Mounir, Ahmed Mostafa, Maged Fikry. Automatic Behavioral Model Calibration for Efficient PLL System VerificationC.IEEE,2006:1530-159110 胡華春,石

29、玉.數字鎖相環原理與應用M.上海:上海科學技術出版社,1990:1-14511 耿計芳.高精度自動變模控制全數字鎖相環的設計J.天津大學學報,2006,28(4):293-29712 王照峰,王仕成,蘇德倫.鎖相環電路的基本概念及應用研究J.電氣應用,2005,24(8):46-4813 李堯,董姝敏,喬雙.鎖相環的改進及仿真.東北師范大學學報(自然科學版)J,2005,37(4):53-5614 羅苑棠.CPLD/FPGA常用模塊與綜合系統設計實例精講M.北京:電子工業出版社,2007:10-20015 李亞斌,彭詠龍,李和明.自采樣比例積分控制全數字鎖相環的性能分析和實現.中國電機工程學報

30、J,2005,9(18):64-6916 陶永華,尹怡欣,葛蘆生.新型PID控制及應用M.北京:機械工業出版社,2006:30-10217 張亦華,延明.數字電路EDA入門VHDL-程序實例集M.北京:北京郵電大學出版社,2003:50-15018 Matrosov V.V. The Dynamics of a Frequency and phase Controlled Oscillator. Radio Physics and Quantum ElectronicsJ.2007,47:297-30419 劉皖,何道君,譚明.FPGA設計及應用M.北京:清華大學出版社,2006:108-15

31、120 吳繼華,王成. Altera FPGA/CPLD設計M.北京:人民大學出版社,2007:181-21121 潘松,黃繼業.EDA技術實用教程(第三版)M.北京:科學出版社,2006:1-15622 任曉東,文博.CPLD/FPGA高級應用開發指南M.北京:電子工業出版社,2007:56-11923 Karadamoglou K, Paschalidis N, et-al. An 11-bit high-resolution and adjustable-range CMOS time-to-digital converter for space science instruments. IEEE journal of solid-state circuitsJ,2004 39(1):214-222.24 Chung C, and Yee C Y. A new DLL-based approach for all-digital multiphase clock generation. IEEE journa