北京郵電大學數字電路2016期末試卷答案_第1頁
北京郵電大學數字電路2016期末試卷答案_第2頁
北京郵電大學數字電路2016期末試卷答案_第3頁
北京郵電大學數字電路2016期末試卷答案_第4頁
北京郵電大學數字電路2016期末試卷答案_第5頁
已閱讀5頁,還剩12頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、精選優質文檔-傾情為你奉上班級: 學號: 班內序號: 姓名:-裝- -訂- -線-北京郵電大學20152016學年第二學期數字電路與邏輯設計考試試題(A卷)考試注意事項一、學生參加考試須帶學生證或學院證明,未帶者不準進入考場。學生必須按照監考教師指定座位就坐。二、書本、參考資料、書包等與考試無關的東西一律放到考場指定位置。三、學生不得另行攜帶、使用稿紙,要遵守北京郵電大學考場規則,有考場違紀或作弊行為者,按相應規定嚴肅處理。四、學生必須將答題內容做在試卷上,草稿紙上一律無效。地方不夠時做在背面,并在前面標明。考試課程數字電路與邏輯設計考試時間2016/ 5/ 288:00-10:00題號一二三

2、四五六七八九總分滿分308101010661010100得分閱卷教師一、選擇、填空、判斷題(30分,每空1分)1. 和CMOS相比,ECL最突出的優勢在于D 。A. 可靠性高 B. 抗干擾能力強B. 功耗低 D. 速度快2. 三極管的飽和深度主要影響其開關參數中的C 。A. 延遲時間td B. 上升時間trC. 存儲時間ts D. 下降時間tf3. 用或非門組成的基本RS觸發器的所謂“狀態不確定”是發生在R、S 上加入信號D 。A. R=0, S=0 B. R=0, S=1C. R=1, S=0 D. R=1, S=14. 具有檢測傳輸錯誤功能的編碼是:C 。A. 格雷碼B. 余3碼C. 奇偶

3、校驗碼5. 運用邏輯代數的反演規則,求函數F=AB+(CD+EG)的反函數F:B 。A.A+BC+DE+GB.A+B(C+D)(E+G)C.A+B(C+D)(E+G)6. 下列敘述中錯誤的有:C 。A. 邏輯函數的標準積之和式具有唯一性。B. 邏輯函數的最簡形式可能不唯一。C. 任意兩不同的最小項之和恒等于1。7. 函數F=(A+B+C)(A+D)(C+D)(B+D+E)的最簡或與式為:A 。A.F=(A+B+C)(A+D)(C+D)B.F=(A+B+C)(A+D)C.F=ABC+AD+CD8. 邏輯函數FA,B,C,D=(1,3,4,5,6,8,9,12,14),判斷當輸入變量ABCD分別從

4、(1) 01101100,(2) 11111010時是否存在功能冒險:B 。A. 存在,存在 B. 不存在,存在C.不存在,不存在9. 對于K3的M序列發生器,反饋函數為Q2Q0,則產生M序列:C 。A. B. C. 10. 在進行異步時序電路的分析時,由于各個觸發器的時鐘信號不同,因此我們應該把時鐘信號引入觸發器的特征方程,對于D觸發器,正確的是:A 。A.B.C.11. 集電極開路與非門(OC門)的輸出端可以直接相連實現線連接邏輯,這種線連接邏輯是:C 。A. 線或 B. 與非 C. 線與12. 各種A/D轉換器電路類型中轉換速度最快的是A 。A. 并聯比較型 B. 逐次漸進型 C. 雙積

5、分型 D. 計數型13. 把串行輸入的數據轉換為并行輸出的數據,可以使用B 。A. 寄存器 B. 移位寄存器C. 計數器 D. 存儲器14. 在進行狀態編碼時,優先級最高的相鄰編碼規則是A 。A. 行相鄰 B. 列相鄰 C. 輸出相鄰15. 在數字系統中8位二進制數稱為一個字節,若用一個字節對信息進行編碼,最多可表示 A 種信息?A. 256種 B. 8種 C.128種16. 卡諾圖有兩個特殊的方格,分別稱為0重心(全0格)和1重心(全1格),在卡諾圖化簡法中,包含1重心的圈對應的乘積項B A僅包含反變量.B僅包含原變量.C既有反變量,又有原變量.17. 模數轉換要經過采樣、保持、量化、編碼四

6、個過程,說明保持電路的作用。C A. 意義不大,可以省略。B. 實現幅度數字化,用數字量近似表示模擬量。C. 保證在量化編碼期間,輸入信號幅度不變。18. 連續異或2016個1的結果是0。19. 八路數據分配器,其地址輸入(選擇控制)端有3個。20. 三態門的三種輸出狀態為高電平、低電平和高阻態。21. 有K個D觸發器構成的扭環計數器,其有效的計數狀態共2k個;而由k個D觸發器構成的環形計數器,其不使用的狀態為_2k-k_個。22. 若用8K8位的SRAM芯片MCM6264組成64K16位的存儲器系統,共需16片芯片。23. 有一個維持阻塞D觸發器,當時鐘脈沖上升沿到來時,為了保證可靠地接收數

7、據D,要求D必須比上升沿提前一段時間出現,這個時間稱為建立時間;時鐘上升沿到來后,仍需D信號維持一段時間,這個時間稱為保持時間。24. 一個8位D/A轉換器的最小輸出電壓VLSB=0.01V,當輸入代碼為時,輸出電壓為0.77V。25. 具有n位地址輸入和m位數據輸出的EPROM可以產生一組有m個輸出的n變量邏輯函數。()26. 僅由邏輯門構成的電路一定是組合邏輯電路。(X)27. 異步計數器與同步計數器比較,異步計數器的主要優點之一是工作速度高。(X)28. 主從JK觸發器,當CP=1期間JK發生多次變化,則主觸發器的輸出會隨之發生多次變化(X)二(8分)ECL門多輸出函數設計試用兩個ECL

8、門(或和或非輸出端均為雙輸出)如圖2.1所示,利用ECL門的線或功能,不加任何外置門電路,在圖上通過連接實現四輸出函數:F1=AB,F2=AB,F3=AB,F4=AB圖2.1答案:評分:某個輸出正確給2分(其他方案酌情扣分)三(10分)異步時序電路的分析分析圖3.1所示的異步計數器,按照圖3.1的形式(1) 寫出觸發器的激勵方程;(2) 寫出觸發器的狀態方程;(3) 畫出狀態轉移表和狀態轉移圖;(4) 說明是幾進制的計數器。圖3.1狀態轉移表000001010011100101110111狀態轉移圖答案:根據電路,觸發器的激勵方程為:(2分)觸發器的狀態方程為:(2分)狀態轉移表(2分)000

9、001001010010011011100100000101001110010111011狀態轉移圖(2分)該電路為五進制計數器。(2分)四(10分)同步時序邏輯電路的設計用D觸發器和門電路設計一個三位循環碼計數器,其編碼表及轉換順序如表4.1所示。1.根據狀態轉移表和進位輸出Y填寫卡諾圖;2.寫出觸發器的下一狀態方程;3.寫出激勵方程;4.寫出輸出方程。(可不畫電路圖)表4.1答案:根據表4.1可以畫出電路下一狀態和輸出的卡諾圖,如圖解4.1(a)。(每圖1分,共4分)利用卡諾圖化簡,得到電路的狀態方程和輸出方程分別為 (4.1) Y=Q2nQ1nQ0n (4.2) (3分) (4.3) (

10、3分) 根據式(4.1)和式(4.3)畫出的三位循環碼計數器電路如圖解4.2所示。解4.1解4.2五(10分)圖5.1是用一片同步計數器74LS169和一片八選一數據選擇器74LS151組成的序列信號發生器,請分析:(1)74LS169組成的計數器的模值;(2)列出輸出函數F的真值表;(2)寫出輸出F所產生的序列信號(從計數器的預置值開始)。表5.1 74LS169的功能表11保持原狀態00預置011加計數001減計數表5.2 74LS151的功能表使能輸入選擇地址輸入數據輸入輸出STA2A1A0D7 D0YW1010000D7 D0D0D00001D7 D0D1D10010D7 D0D2D2

11、0011D7 D0D3D30100D7 D0D4D40101D7 D0D5D50110D7 D0D6D60111D7 D0D7D7 圖5.1序列信號發生器邏輯圖0 1 1 0解: 74LS169連接為模10的計數器(3分)。計數器采用加計數且使用進位輸出端進行同步預置。由于74LS169為同步預置,預置值為0110,計數狀態為0110,0111,1110,1111。根據所使用計數狀態列出表5.2所示的輸出序列F的真值表。表5.2 輸出函數的真值表(4分)01101011111000010010101001011111000110111110111111輸出的序列信號為。(3分)六.(6分)一般

12、時序邏輯電路的設計在某種系統中,正常工作時要求連續0的數目為偶數,連續1的數目為奇數。用一個同步時序電路檢測它的工作,工作不正常時輸出為1。示例如下:輸入X:100輸出Z:010試用4個狀態描述該系統的工作,做出這個同步時序電路的原始狀態圖。(設:狀態A為初始狀態并表示收到偶數個0;狀態B為收到奇數個0;狀態C為收到偶數個1;狀態D為收到奇數個1)答案:七(6分)將下列表7.1的狀態轉移表用隱含表法進行化簡(填寫隱含表,并畫出簡化后的狀態表)。表7.1答案:隱含表3分,簡化的狀態表3分。八(10分)用中規模器件設計比較器在圖8.1所示三位二進制譯碼器(此三八譯碼器是高電平輸出有效,即輸出1有效

13、)和八選一數據選擇器上,不使用外圍元件,通過適當連接,組成一個三位數碼比較器,要求數碼a2a1a0=b2b1b0時輸出F=0,否則,F=1,標明各引腳的輸入、輸出信號,并簡述理由。圖8.1答案:設計思路是當三位二進制的輸入a2a1a0等于八選一數據選擇器的地址端輸入S2S1S0(即b2b1b0)時,譯碼器輸出的對應輸入端將被選擇器選通輸出。如此圖,三八譯碼器是高電平輸出有效,即輸出1有效,如a2a1a0=101時,Y5輸出為1,而其他輸出為0,,譯碼器按位與數據選擇器連接,則數據選擇器的Y的輸出為最終的比較器輸出Y。如下圖。評分:輸入信號連接正確:4分(兩個信號可互換)兩器件間連接正確:4分輸出端選用正確:2分九中規模時序電路設計(10分)74LS169是4位二進制可逆計數器,功能表見表5.1所示(第五題功能表)。74LS169的進位和借位輸出為,當加計數狀態為1111時,或減計數達到0000狀態,端輸出寬度為一個時鐘周期的負脈沖。圖9.1為74LS169構成的計數器。要求:用兩片74LS169構成一個分

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論