1、實(shí)驗(yàn)七：加法器及其邏輯運(yùn)算一、 實(shí)驗(yàn)?zāi)康模?、掌握組合邏輯電路的功能調(diào)試2、驗(yàn)證半加器、全加器和四位集成加法器的邏輯功能。3、學(xué)會(huì)二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)器材：74LS86、74LS08、74LS32、74LS283三、實(shí)驗(yàn)原理：1、半加器不考慮低位進(jìn)位，只有本位相加，稱(chēng)為半加，實(shí)現(xiàn)半加運(yùn)算的邏輯電路，稱(chēng)為半加器。半加器的邏輯電路圖及邏輯符號(hào)如下圖7.1 半加器邏輯電路圖及邏輯符號(hào)半加器的邏輯表達(dá)式S=AB+AB=AB （7-1）C=AB （7-2）式中，S為本位和，而C為進(jìn)位。根據(jù)邏輯表達(dá)式可得，半加器的功能表為表7.1 半加器功能表輸入輸出ABSC00110101011000012、全

2、加器考慮低位進(jìn)位的加法稱(chēng)為全加，實(shí)現(xiàn)全加的電路為全加器。全加器的邏輯電路圖及邏輯符號(hào)如下圖7.2 全加器邏輯電路圖及邏輯符號(hào)全加器的邏輯表達(dá)式S = ABCi （7-3）CO=AB + (AB)Ci （7-4）式中，S為本位和，Ci為低位進(jìn)位，Co為向高位的進(jìn)位。根據(jù)邏輯表達(dá)式可得，全加器的功能表為表7.2 全加器功能表輸入輸出ABCiSCo00001111001100110101010101101001000101113、多位加法器算術(shù)運(yùn)算電路是脈沖與數(shù)字電路的核心部件之一，工作模式有加、減、乘、除等運(yùn)算，尤其以加法為最基本，其電路構(gòu)成既有組合邏輯，也有時(shí)序邏輯。本實(shí)驗(yàn)采用的邏輯器件4位全加

3、器為T(mén)TL雙極型數(shù)字集成電路74LS283，屬于組合邏輯電路，它的特點(diǎn)是超前進(jìn)位，因此運(yùn)算速度快，其外形為雙列直插，引腳排列及邏輯符號(hào)如圖7.3所示。圖7.3 74LS283引腳圖及邏輯符號(hào)74LS283有兩組4位二進(jìn)制數(shù)輸入A4A3A2A1、B4B3B2B1，一個(gè)向最低位的進(jìn)位輸入端CI，有一組二進(jìn)制數(shù)輸出S4S3S2S1，一個(gè)最高位的進(jìn)位輸出端CO，算術(shù)加法運(yùn)算關(guān)系式如下 A4 A3 A2 A1+ B4 B3 B2 B1 CI C0 S4 S3 S2 S1表7.3 74LS283加法運(yùn)算表A3A2A1A0B3B2B1B0C-1S3S2S1S0Co000000010000100101001000110001101000010001011010101100011001111011110000100010011四、實(shí)驗(yàn)內(nèi)容：1測(cè)試半加器的邏輯電路功能。用異或門(mén)（74LS86）和與門(mén)（74LS08）構(gòu)成的半加器（如圖7.1所示），驗(yàn)證半加器的邏輯電路功能。2測(cè)試全加器的邏輯功能。用異或門(mén)（74LS86）、與門(mén)（74LS08）和或門(mén)（74LS32）構(gòu)成的全加器（如圖7.2所示