1、 第三章時序邏輯 梁華國計算機與信息學院計算機系統(tǒng)結(jié)構(gòu)研究室 workroom/socwebnew/index.php/ 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計時序邏輯電路概述 時序邏輯電路概述 時序電路可分為兩大類:同步時序電路(同步時鐘到來時,電路狀態(tài)才能發(fā)生改變 異步時序電路(由輸入信號直接引起電路的狀態(tài)改變時序電路中的存儲網(wǎng)絡(luò):各種類型的觸發(fā)器僅起延時作用的延遲線 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計集成雙穩(wěn)觸發(fā)器集成雙穩(wěn)觸發(fā)器(Flip

2、-Flop 次態(tài)方程觸發(fā)器的次態(tài)是它的現(xiàn)態(tài)和輸入信號的函數(shù)(狀態(tài)方程,特征方程,即Q n +1=f (Q n ,X 術(shù)語說明現(xiàn)態(tài)把觸發(fā)器在翻轉(zhuǎn)前的狀態(tài)叫觸發(fā)器的現(xiàn)態(tài),用Q n 表示。次態(tài)把觸發(fā)器翻轉(zhuǎn)后的狀態(tài)叫觸發(fā)器的次態(tài),用Q n +1表示。集成雙穩(wěn)觸發(fā)器RS RS QRSQQ 觸發(fā)方式及其分類JK觸發(fā)器JK觸發(fā)器主從JK觸發(fā)器主從JK觸發(fā)器集成邊沿觸發(fā)器 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計T觸發(fā)器觸發(fā)器類型的相互演化 觸發(fā)器類型的相互演化 2. 表格法觸發(fā)器相互轉(zhuǎn)換步驟:設(shè)首先找出觸發(fā)器次態(tài)真值表和觸發(fā)器的激勵表

3、列出兩個相結(jié)合的真值表,即觸發(fā)器的輸入看成是觸發(fā)器輸入及現(xiàn)態(tài)的函數(shù)化簡觸發(fā)器輸入函數(shù),即得轉(zhuǎn)換電路觸發(fā)器類型的相互演化 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計 同步時序邏輯分析 分析時序邏輯電路的一般步驟:1. 列出組合電路的全部輸出函數(shù)和控制函數(shù)(激勵函數(shù)2. 將控制函數(shù)代入相應(yīng)觸發(fā)器的狀態(tài)方程,求得時序邏輯電路的狀態(tài)方程。3. 根據(jù)狀態(tài)方程和輸出函數(shù),列出該時序電路的狀態(tài)表,畫出狀態(tài)圖或時序圖。4. 根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。時序邏輯電路結(jié)構(gòu)圖同步時序邏輯分析同步時序邏輯分析n Q 1+

4、n Q 1+X =0X =1011000000010100001001000同步時序邏輯分析同步時序邏輯分析同步時序邏輯分析1.寫出輸出函數(shù)和控制函數(shù):同步時序邏輯分析3.4. 邏輯功能分析:此電路是一個具有自啟動能力的循環(huán)碼計數(shù)器, 或者稱為自恢復(fù)扭環(huán)移位寄存器、同步時序邏輯分析R R R R“0”同步時序邏輯分析異步時序邏輯電路的分析1.寫出各邏輯方程式。Q Q Q Q異步時序邏輯電路的分析異步時序邏輯電路的分析 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計 鎖存器、寄存器和移位寄存器 鎖存器 鎖存器、寄存器和移位寄存器 寄存器 鎖存器、寄存器和移位寄存器 移位寄存器 右移寄存器Q n +1=D i =Q n i-1i 左移寄存器Q n +1=D i =Q n i +1i鎖存器、寄存器和移位寄存器S S=00 保持 44 鎖存器、寄存器和移位寄存器 第三章時序邏輯 時序邏輯電路概述集成雙穩(wěn)觸發(fā)器同步時序邏輯分析鎖存器、寄存器和移位寄存器 計數(shù)器同步時序邏輯設(shè)計計數(shù)器 計