1、信號完整性中抖動、噪聲研究和發展信號完整性中抖動、噪聲研究和發展1 引言隨著現代電子產品的開發周期越來越短,工作頻率越來越高,尺寸越來越小,產品結構越來越復雜，數字技術的發展日新月異。在20世紀90初，幾十兆主頻的X86還是很新鮮的事物，而到如今，頻率高達3GHZ的CPU已成為個人電腦的標準配置1。手機處理器在10年前ARM7主頻還是20MHz，而到了現在2GHz、多核的手機處理器在移動設備上廣泛的被應用。處理器遵循著摩爾定律開速的發展，主頻從數十MHz上升到現在的3GHz只用了20年的時間。而在數字產品中，隨著工藝的不斷改進提升，20前的制造工藝還是微米數量級，而現在已經步入到了14納米級工

2、藝。可見如今的數字電路設計中，芯片的趨勢處理速度越來越快，面積越來越小，密度卻越來越大。數字電路系統的信號速率、時鐘頻率和集成電路開關速度2的持續增加。這在給廣大用戶帶來更好體驗，更便捷應用的同時，也給數字設計者提出了巨大的挑戰3。信號完整性對于高速電路板和深亞微米(低于0.35微米)芯片設計都是需要考慮的問題4。以前在低速設計中可以應用的方法，在高速電路設計中就編的舉步維艱、寸步難行；理論上在設計方法上應該是正確的，但在實踐中卻達不到理想的效果。這就涉及到了高速數字電路設計的問題。I/O速度的提高使得鏈路總的可用最大抖動預算單元區間（UI）必將相應的減小。而為了保證設計的整個鏈路系統有比較好

3、的誤碼率，面臨的最大挑戰就是降低抖動。特征尺寸減小帶來的另一個嚴峻挑戰就是功率損耗和功率密度必須小于某一約束限度，或者說就是使用低功耗設計。關于抖動的話題對于通信系統的合理設計變得越來越重要，如今，一個通訊系統的時鐘抖動已經成為了影響系統性能的基本限制。時鐘抖動的范圍與當今高速串行總線緊密相關，并且數據連接在數字電路系統的設計中，對抖動的嚴加控制是必須解決的問題。這是在這種情況下，抖動成為了高速數字通信系統中，電路設計的一個基本指標。認識什么是抖動，如何描述抖動，成為配置一個滿足性能要求的高速數字系統必不可少的一步。從概念上講，抖動是實際時間沿與理想時間沿位置的偏差值5，在基于定時的系統中，定

4、時抖動是時鐘不理想情況下最為明顯和直接的表現形式。因為是一種噪聲形態，抖動可以理解成為是一種隨機過程，并用它的統計特性來描述抖動。如果能夠測量出抖動的統計特性，那么你就可以比較它們每一個成分的規律特性。但是，僅僅這一項是不能夠讓我們有效地精選和調試理想時沿(cutting edge)的設計。只有對抖動進行完完全全地分析，才能解析出抖動的根源，以至于能夠系統性地減少它們，而不是去反復進行嘗錯實驗(trial and error)。過去的十多年中，針對抖動、噪聲和信號完整性已經提出了許多新的理論和算法。在抖動的理論和分析方面，確定性抖動（DJ）和隨機抖動（RJ）及其數字模型已經成為量化抖動的很好的

5、標準；在抖動跟蹤方面，廣泛采用抖動傳遞函數來確定輸出和抖動、噪聲、信號容限。基于概率密度函數（PDF）、累積分布函數（CDF）及相應卷積運算的統計信號分析方法正逐步取代傳統單一的，低精度的峰-峰值和RMS方法。當前通常采用線性時不變（LTI）理論結合統計信號分析和電路理論，來確定電路系統及其子系統的抖動、噪聲和信號性能。人們在分析抖動的研究中可以根據不同特性對不同的抖動成分進行科學建模并對其進行研究。因為每個模型成分通常與一個或多個底層物理效應有關，所以理解了各個抖動分量的模型就可以更容易理解通信系統中都動過高的原因。因此抖動分離具有非常大的科學意義。通過分離抖動成分，不僅能夠利用分離結果快速

6、的估算出誤碼率和總抖動，更有利于人們考察抖動的成因和來源，有助減少或者消除抖動的來源。因此，抖動研究提出了抖動分析與分離的研究方向。2 、信號完整性中抖動、噪聲的主要研究內容信號完整性的研究對象為電子系統中信號的波形、時序完整性以及電磁干擾影響（Electro Magnetic Interference， EMI）。信號完整性問題主要研究的對象是高數數字電路。高速電路有兩方面的含義。一是一般的數字邏輯電路的頻率達到或者超過100MHz，而且工作在這個頻率上的電路已經占到了整個電子系統的1/3以上就稱之為高速電路；二是對高速進行了量化的定義，當設計電路的數字信號跳變很快時，數字信號的帶寬BW與上

7、升或下降時間RT的經驗公式2為BW=0.35/RT，信號跳變越快，其頻譜的高頻分量越豐富。通常約定當數字信號上升或下降時間小于信號周期的5%時，稱之為高速電路6。高速電路板上任意條通信鏈路是由過孔、芯片引腳、走線、端接電阻等多種結構，最終的信號質量是這些不同結構所帶來的綜合結果，任意參數的波動都會帶來最終信號的波動7,8。在高速串行數據通信中，抖動被認為是一個關鍵的問題，因為發射機數據信號上抖動過高會在接收端導致數據恢復錯誤。為防止誤碼率過高，許多標準中規定了抖動余量(Jitter budget)，以便發送電路和接收電路可以設計成在抖動預算和容限范圍內工作。為保證設備在這些預算范圍內工作，必需

8、精確地測量抖動。除此之外，在評估和設計高速串行通信系統的時候，抖動的量化參數可以作為判定某個系統性能優劣的一個重要指標；對抖動進行分解研究可以獲得某個系統總抖動所包含的抖動子成分，而這些抖動子成分都是由對應的不同抖動源產生的，所以抖動分解可以幫助通信設計工程師診斷系統中的抖動故障源，從而減少和控制抖動的發生。因此，基于上面的這些工程需要與應用，人們便開始對抖動這一物理現象展開了長期而大量的研究工作。2.1應用方面的研究現狀及分析應用實現方面，特別是高速采樣方面，由于多路高速信號測量的經濟成本等因素，基于實時取樣原理的小型、固體化、低成本瞬態波形數字儀，在一些專門實驗室得到大力發展和研究。美國勞

9、倫斯·利弗莫爾國家實驗室(Lawrance Livermore National Lab。LLNL)的電子工程師利用美國皮秒脈沖實驗室(Picosecond Pulse Lab，PPL)的皮秒技術，開始研制具有幾十GHz帶寬的計算機自動控制網絡化激光參數診斷系統，以適應未來NIF激光裝置的需求。皮秒實驗室的產品屬于美國政府高度控制和絕對禁運的設備，美國的核武器實驗室洛斯阿莫拉斯實驗室(Los Alamos National Lab，LANL)、圣地亞國家實驗室(Sandia National Lab SNL)等是它的經常性客戶。PPL利用特殊的新材料、新工藝和新方法，在實驗室已經得到

10、前沿小于2ps、帶寬可達100 GHz的超快電脈沖及取樣系統。在綜合測試儀器方面，安捷倫和泰克公司不斷推出新儀器以及相配套的應用分析軟件，其中包括安捷倫的具有高級抖動發生功能的高性能串行誤碼率測試儀N4903A，可以測試高達12.5 Gb/s的串行千兆位設備的抖動容限(JBERT)。N4903A為快速優質檢定串行設備提供了全方位抖動容限測試解決方案，代表了當前抖動和誤碼率綜合測試的先進水平；泰克公司的TDSJIT3軟件用于精確抖動分析分解測量、BER估算等等。到2009年，大多數高速I/O系統設計的速率大約在56Gbps左右，主要集中于計算機的應用方面。其中，傳輸信道媒介大多采用銅質材料，包括

11、的標準有：PCI Express II(5Gbps)，Serial ATA III(6Gbps)和FB DIMM I(3.2，4.0和4.8Gbps)。這些標準的下一代速率將有可能是現在的速率的兩倍，達到8到12Gbps。在網絡傳輸的應用方面，當前大多數的設計速率為810Gbps，比如：光導纖維傳輸(Fibre Channel) 8x (8.5 Gbps)，吉比特以太網(Gigabit Ethernet，GBE) 10x(10 Gbps)和同步光纖網(SONET) OC-192(10 Gbps)。其中，傳輸信道大多采用光纖材料。下一代網絡傳輸的I/O速率將有可能成為現在的兩倍或四倍，達到17-

12、40Gbps。提高的速度將在設計和測試下一代串行總線設備期間帶來明顯的信號完整性和抖動問題。此外，新的傳輸技術如擴頻時鐘，使得檢定設備性能的工作變得更加困難、更加耗時。安捷倫N4903A在一臺設備中提供了經過校準的抖動合成及自動檢定抖動功能，并滿足最新的串行總線標準。在國內，目前一些高性能、多功能的抖動測量和系統檢測設備主要依靠進口，國內研發水平和國外存在很大差距。在串行數字通信測試技術中，中國必須爭取自己的知識產權，這也是政治、經濟因素所必須要求的。所以這也是本文研究內容的重大意義所在。2.2抖動和噪聲理論概述2.2.1抖動的定義和概述在信號的發送和接收過程中，總是伴隨著噪聲這一自然過程。簡

13、單的來說，噪聲就是不期望的疊加在理想信號上的任何信號。在有噪聲的情況下，噪聲疊加在理想信號上，由此產生一個最終的或實際的信號波形。如果沒有噪聲疊加，實際的信號就等于理想信號；如果加入了噪聲，實際的信號就將偏離理想型號。可以通過兩個方面來分析有噪聲信號偏離理想狀態的情況：時序偏移和幅度偏移。在基于銅線的系統中用電壓描述數字信號的幅度，對于光纖系統或射頻無線系統采用功率來描述信號幅度。信號幅度的偏移被定義為幅度噪聲（簡稱噪聲），時間的偏移被定義為時序抖動（簡稱為抖動）。時序抖動和幅度噪聲的影響并不是對等的，幅度噪聲是一個持續的過程，它可能始終影響系統的性能。時序抖動主要在信號邊沿跳變的時刻影響系統

14、性能。根據SONET規范10，“Jitter is defined as the shortterm variation in the significant points of a digital signal from their ideal points in time“，可以理解為抖動是定時邊沿偏離了它們的“正確"位置的短時變化(如圖2.1所示)。圖2-1 抖動的定義傳統上，測量抖動對高速數字通信系統的傳輸質量來說已經成為至關重要的步驟。近年來，由于互聯網的發展，網絡和電腦的速度越來越快，達到了前所未有的水平，所以降低抖動對于高速總線和電路來說已經成為優先考慮的一個因素，這樣

15、才能確保它們的質量和可靠性。抖動也有幾種習慣上的的定義方式10，它們是時間范疇(time variations)：即數字信號的真實時刻相對其理想時間位置的偏離，這個時候，其物理單位與時間的單位一致，一般用皮秒(ps)，即1×10。12秒來表示。工程上也常常使用單位間隔UI(兩次測量的時間差)來作為抖動的相對單位：理想位置(ideal position)-在鎖相環中，我們經常用到這個概念，即無抖動的時鐘時刻和實際的時刻之差，一般可以用時鐘恢復來做到；短時間變化(short term)：人們把時間偏差又分漂移(wander)和抖動。漂移的時間偏差相對于抖動的時間偏差要大的多。ITU規定了

16、漂移和抖動之間的變化頻率界限，變化頻率高于10 Hz的稱為抖動，低于10Hz的稱為漂移。2.2.2 抖動的三種測量定義在實際測量抖動中，工程師們會根據不同的測量工具和手段把抖動分成三種測量方式111213:周期抖動(Period Jitter)、周期間抖動(Cycle-to-cycle Jitter)和時間間隔誤差(Time Interval Errer, TIE)。這三種雖然表達方式不同，但也都是反應了一定時間內時鐘抖動的變化情況，是同一抖動的三種不同表達方式。了解這些測量指標的含義以及相互關系對深入研究抖動非常重要。圖2-1 抖動定義示意圖相位抖動，又被稱為累積抖動，如圖2.1所示，圖中顯

17、示了兩種波形：帶有抖動的時鐘波形和無抖動的理想時鐘。相位抖動定義為實際的時鐘邊沿跳變時序和對應的理想時鐘邊沿跳變時序的偏移量。用數學表達時表示相位抖動 tn為： (2-1)其中，tn和Tn分別表示帶有抖動時鐘的第n個邊沿跳變時序和理想時鐘的第n個邊沿跳變時序，假設T0表示理想時鐘的周期，那么可以得出： (2-2) (2-3)圖2-2 通過有抖動的時鐘和理想時鐘的波形來定義相位抖動在頻域分析中，時序抖動通常被量化成單位為弧度的相位變化，例如相位噪聲分析。時域中一個完整的周期相當于相位為2，因此相位抖動可以用相位的單位弧度來表示。以秒為單位的時間和以弧度為單位的相位抖動關系如下所示： (2-4)顯

18、然，相位抖動描述了每個邊沿跳變相對于理想時刻的實際時序偏移，這里，參考量是固定不變的。以相位抖動測量的抖動是絕對單位，并且隨時間是積累的。周期抖動，表示的是實際周期與理想周期之間的偏移量。用數字表達式表示實際周期的第n個周期為(tn-tn-1)。所以，周期抖動的定義是： (2-5)根據式(2-2)并將其帶入式(2-5),可得：(2-6)如果用相位的單位弧度來表示周期抖動，可得： (2-7)其中，,表示以相位的單位弧度表述的相位抖動，式(2-6)和式(2-7)說明周期抖動是相位抖動的差分函數。因此，周期抖動和相位抖動不是相互獨立的。準確的說，它們只是對同一抖動過程的不同描述或者不同的數學測量。所

19、以，只要知道兩者其一，就可以利用他們之間的差分函數關系計算出另一個。周期間抖動，表示兩個連續周期的周期偏移量。由前面知識可知：第n個周期可以表示為，第（n-1）個周期可以表示為。所以，周期間抖動數學表達式如下所示： （2-8）如果采用式（2-5）周期抖動的定義，那么兩個連續周期抖動的差為： （2-9）根據（2-8）和（2-9），得到周期間抖動和周期抖動的關系如下所示： （2-10）如果用相位抖動來表示周期間抖動，只需要將表示相位抖動和周期抖動關系的式（2-6）代入式（2-10）中，可以得到如下關系式： （2-11）式（2-11）是很重要的，它給出了周期間抖動、周期抖動和相位抖動三者之間的關系。

20、它說明了周期間抖動是周期抖動的一階差分，是相位抖動的二階差分。周期間抖動也可以用相位的單位弧度來表示： （2-12）其中，,式（2-11）和式（2-12）說明了周期間抖動，周期抖動和相位抖動之間可以通過一階差分函數和二階差分函數相互聯系起來。如果已知相位抖動，那么可以通過求一階差分和二階差分唯一的確定周期抖動和周期間抖動。相反，如果已知周期間抖動，可以通過一階和二階求和或者積分函數來確定周期抖動和相位抖動。如果給定周期抖動，通過求一階差分可以算出周期間抖動，一階積分可以算出相位抖動，需要指出的是積分運算要引入一個常數，因此，初始條件就成為確定唯一解的必要因素。相位抖動、周期抖動和周期間抖動之間

21、的關系就好像牛頓力學中的位移、速度和加速度。如果需要的話還可以定義相位抖動的三階差分。但是，實際應用中很少采用這些更高階的差分函數定義的抖動。顯而易見，這里所定義的簡單數學模型為各種抖動的定義和它們之間的相互關系提供了有用的分析手段。如果已知其中的一個，就可以確定其他未知量。更多關于相位抖動、周期抖動和周期間抖動的信息可以查看相關參考文獻1415。抖動是由不同類型的抖動分量組成，而不同的抖動分量有不同的特征。根據抖動分量的不同屬性，抖動的分類情況如下所示：總抖動（TJ）是由確定性抖動(DJ)和隨機抖動(RJ)組成，確定性抖動又由周期性抖動（PJ）和數據相關抖動（DDJ）組成，數據相關抖動進一步

22、分離為符號間干擾（ISI）和占空比失真（DCD）16。2.3信號完整性中抖動、噪聲的主要問題在當今主流數字通信的協議規范中，抖動分析的傳統參數已成為設計和評估數字通信系統的一些重要參數指標。因而，運用新方法研究抖動并提出新的抖動分析模式不但可以起到進一步補充完善各串行通信協議規范的作用，而且能夠從一個新的角度來剖析抖動這一物理現象。抖動的測量一直以來是串行通信測量領域的重點和難點。最近，人們把抖動分解研究運用到抖動測量當中，能夠使抖動測量結果更具有科學性和準確性。此外，通信系統誤碼率(BER)的測量也能夠通過抖動的準確測量來實現。所以，探尋一種更為精確進行抖動分解的新方法是近來通信測量領域的研

23、究熱點。為了消除抖動，常年來通信系統設計工程師一直致力于確定并減少抖動源的工作。抖動分解能夠準確地幫助工程師分析和確定系統中的抖動源，從而有的放矢地改進系統的設計方案以克服抖動。所以，更進一步地說明抖動分解研的重要意義。經驗模態分解/希爾伯特黃變換(EMDHHT)算法是近年來活躍在信號處理領域的新方法之一。它的非線性分解和自適應的特性在一些領域取得了顯著成果。但是由于理論尚新，應用研究還不太深入，所以對EMDHHT算法應用領域新的探索和擴展在信號處理學科上也是最有重要意義。要解決這些問題就必須去分析抖動，分析抖動的方法比較多，現在的抖動分析方法概括起來有如下幾種：抖動的眼圖分析、抖動的直方圖分

24、析、BER曲線分析、抖動的時域分析、都懂得頻域分析、抖動的時頻域測量。抖動可以分量經行隔離和分解，分析抖動的造成原因。已經在研究的抖動分離方法主要有： FFT算法、TLC算法、Tailfit算法。2.3.1 抖動的分析方法Kyung Ki Kim等人通過Matlab在自動測試設備(ATE)對抖動進行建模和分析。提出了在自動測試設備（ATE）中混合模式下，VLSI芯片測試新的抖動成分分析方法。單獨的器件進行單獨的分析，然后與Matlab結合。與Matlab仿真與如何抖動分解相結合，抖動的結果去結余抖動的疊加。抖動分量的關系和疊加原理被驗證。這種新的技術使測試工程師了解到了抖動分量的合成關系，抖動

25、的分解過程17。Mike Li在這方面做了大量的研究17，他在1999年提出了Dual.Dirac模型，采用高斯尾部擬合的方法將總抖動(Total Jitter,TJ)分解為DJ和剛分量具有劃時代的意義，此后大部分抖動分解都基于此模型。使用參數化模型來描述和預測系統中的抖動，可以使很快得到系統中很難直接測量或者測量時間太長的參量特性，而且通過抖動分解得到的抖動分量與系統的底層硬件或物理現象有關，可以更具體地剖析抖動產生的原因，從而優化系統的設計或者排除系統錯誤。JHSinsky等人提出了一個統計學BER分析方法的大致框架，該方法給出一個包括串擾、發射端和接收端的取樣分布，以及接收端敏感度的準確

26、信道模型，并通過用各干擾源的概率密度函數做卷積，得到BER的統計值。StojanovicV和HorowitzM構建了包括鎖相環路(Phaselocked loop，PLL)和時鐘數據恢復環路(Clock-and-Data Recovery, CDR)的高速串行鏈路的模型，并指出最主要的噪聲和失真源不應看作標準的無界的高斯白噪聲，而是有界和有色的39。 ChangY等人在高斯抖動的基礎上考慮了有色和白色有界抖動，推導出時鐘抖動傳遞函數的解析解，表明了發送端時鐘抖動和無源信道之間的關系，對于高速串行互連的抖動增大機制提供了新的思考18。BalamuruganG等人在時域的仿真中對共有的抖動成分使用

27、了等效電壓噪聲，用一個簡單的雙狄拉克模型代表等效電壓噪聲19，還提出了一種行的方式來整合建模方法和分析方法。一種以計算有效分段式分析方法被證明能準確的捕捉發送抖動及其相互作用的影響。此外，一個新的抖動解釋方法被建議使用于任意的I/O時鐘拓撲分析中。我們還提出了一些例子來說明實際在高速領域這些分析方法實用的I/O。OhD等人注意到時鐘與數據信號之間的抖動關聯，給出時鐘與抖動信號的共同抖動源，并給出混合仿真方法20-21。除了統計域，時域的抖動和BER分析也是研究的一個熱點22。針對高速信號傳輸中碼間干擾引起的抖動問題，提出了一種新型電流模式預加重電路，與傳統結構相比，該新型電路不僅降低了電路復雜

28、度，而且通過雙邊沿預加重提高了工作速度針對低壓差分信號傳輸的振鈴問題，在考慮芯片壓焊線模型以及負載的情況下，提出了一種基于阻抗匹配方法的振鈴消除技術，有效緩解了輸出振鈴現象通過對仿真和測試眼圖進行討論，驗證了新方法的實用性。由于傳輸線的損耗無法避免，為了使傳輸信號的距離盡可能遠，高速串行收發器一般都使用了信號處理技術24-29。劉偉等提出了一種對1.25Gbps應用于千兆以太網的低抖動串并并串轉換接收器進行了設計23，應用了帶有頻率輔助的雙環時鐘數據恢復電路。FLL擴大了時鐘數據恢復電路的捕捉范圍。基于三態結構的鑒頻鑒相從1.25Gbps非歸零數據流中提取時鐘信息，驅動一個三級的電流注入環形振

29、蕩器產生1.25 GHz的低抖動時鐘。從低抖動考慮引人了均衡器。該串并并串轉換接收器采用TSMC 0.35 pm 2P3M 33 VS V混合信號CMOS技術工藝測試結果表明了輸出并行數據有較好的低抖動性能：1 d隨機抖動(RJ)為7.3 ps，全部抖動(TJ)為58mUI。Lei Zhang等提出了一種改進的比特邊緣均衡(BEE)的方法。用于減輕碼間干擾(ISI)的高速背板應用。使用最小均方(LMS)自適應算法作為一個接受器(RX)誤差接受算法。所提出的BEE方法是是基于均衡數據的比特僅邊緣與LMS誤差推導點的調整，從而改變了錯誤信息和影響濾波器系數，用于脈幅調制。如發送端使用預加重，在接收

30、端使用均衡技術，用于補償傳輸過程中的損耗。James F.B討論了均衡技術對數據相關抖動的抑制作用30。Iliya Zamek等提出一種研究抖動的方法31，將抖動轉化為典型的不同器件的抖動測量。這表明，抖動轉型即取決于所測量的抖動術語，也取決于測量的類型儀器使用。它說明，抖動在不同器件中有不同的變化。這些轉換模型被用于研究。確定性和隨機抖動（DJ和RJ）使用各種儀器測量轉換并進行顯示分析。針對振鈴問題的主要成因，進行了深入細致的研究分析32。在理論研究分析的基礎上，研究了寄生物理參量對外接綁定線的 CML 電路振鈴大小的影響。針對LVDS 的振鈴，通過分析電路內部信號行為找到了一個解決振鈴問題

31、的辦法。針對該方法功耗較大的缺陷，運用對阻抗反射的研究方法，找到一個簡單易行的方法將振鈴限制在了可接受的范圍之內。2.3.2 抖動的測量方法基于等效采樣時鐘jitter的精確測量33, 出了關于時鐘jiitter的一種新的測量方法。該方法是在等效采樣的基礎上，對采樣信號做平均，平均后的信號就是原采樣信號與時鐘jitter的概率密度函數(PDF)的卷積，所以理論上時鐘jitter可以通過對平均的信號進行反卷積得到，而實際操作中反卷積很難得到。按等效采樣間隔把卷積離散化為一個線性卷積的形式，從而在最小方差意義上給出了時鐘jitter概率密度函數反卷積的結果。這種方法不僅可以給出時鐘jitter的均

32、方差，同時也給出了時鐘iitter的分布，實現了某種意義上iitter的精確測量。Erdem Matoglu在給出了一個全鏈路實驗設計法DDR設計實例34，并得出相應時序裕量的敏感性分析。3 結束語近年來，在以往抖動研究的基礎上，又提出了抖動分析與分解理論，對這一理論的深入研究可以使人們更科學、更全面地去理解、測量和消除抖動，這對于高速串行通信系統的評估和設計工作具有重要的理論和工程意義。信號完整性主要研究針對于PCB板級電路設計和芯片內部互連和封裝。在當今的“ 高速”世界里，從電氣性能角度來看，封裝和互連對于信號來說已經不再是透明的了。盡管信號完整性中抖動的研究已經取得了豐碩的成果，但是還是

33、存在很多問題。高速串行通信系統中的抖動現象。在綜述了抖動研究理論的基礎上，重點對抖動分析和分解進行了研究和分析，總結如下：(1)抖動分析：研究了現有的抖動分析方法，如：統計分析、直方圖分析，時域分析、頻域分析、眼圖等；基于EMDHHT算法，提出了一種新的抖動時頻分析方法，時頻圖具有高分辨率的時頻特點，能夠清晰正確地測量確定性抖動內含的頻率成分以及它們之間的調制關系，這在工程上抖動頻率的測量是具有一定應用價值的。(2)抖動分解：研究了現有的抖動分解算法，如Tailfit、FFT、TLC；還重點地針對TLC分解法存在算法不穩定、估算誤差較大以及運算耗時等不足，結合FFT和濾波去噪處理方法，提出了一

34、種改進方法，顯著地提高了TLC抖動分解的精確性和時效性，使TLC算法進一步完善；運用了具有自適應性、完全由數據驅動的信號處理新方法，即EMD算法，提出了一種新的抖動分解思路，通過仿真實驗和與其他分解方法的比較實驗，得出新方法能夠更為精確地分解和估算IU和PJ。參考文獻1Stephen H. Hall, Garrett W. Hall, James A. McCall著，伍微等譯，高速數字系統設計互連理論和設計實踐手冊M，北京；機械工業出版社，2005.8.2 張華；東南大學：高速互連系統的信號完整性研究D. 2005. 8.3 Bogatin, E 著, 李玉山，李麗平等譯；高速系統設計-抖動

35、、噪聲和信號完整性M. 北京:電子工業出版社,2005,4：2，4, 3738, 178180, 1961974 Lynne Green； SIGNAL INTEGRITY. Duet Technologies IncM；1951995 Bell Communications Research, Inc (Bellcore). Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253-CORE. Issue 2,Rev No.1, 1997.6 董曉青；哈爾濱工業大學：超寬帶無線

36、通信系統中高速電路仿真與信號完整性分析D.7 Leung Tsang，Xin ChangModeling of Vias Sharing the Same Antipad in Planar Waveguide With Boundary Integral Equation and Group T-Matrix Method, Components，Packaging and Manufacturing Technology, IEEE Transactions on，2013，3(2)：315-3278 Yuan W,Wang C K，Boyu Z，et a1Electrical perfo

37、rmance evaluation & comparison of high-speed multiple-chip 3D packagesElectronics Packaging Technology Conference(EPTC)2010：114-1199 Agilent Technologies UK LTD. Understanding Jitter and Wander Measurements and Standards, Second Edition. Application Note 5988-6254EN. February 1,200310 National C

38、ommittee for Information Technology Standardization (NCITS). Fibre ChannelMethodologies for Jitter and Signal Quality Specification MJSQ, T11.2/Project Rev 14.June,09,2004.11 Tektronix LTD. Understanding and Characterizing Timing Jitter. Technologies Application Note 55W-16146-1. September 20,2002.

39、Available at / jitter. 12 C.Y.Kuo, J.L. Huang. A period tracking based on-chip sinusoidal jitter extraction technique. VLSI Test Symposium, 2006. Proceedings.24th IEEE 30 April-4 May 2006.13 Un-Ku Moon, K. Mayaram, J.T. Stonick. Spectral analysis of time-domain phase jitter measurements. IEEE Transa

40、ctions on Circuits and Systems II: Analog and Digital Signal Processing , May 2002,Vol.49,No5:321-327.14 M. Li, A. Martwick, G.Talbo, J.Wilstrup. Transfer Function for the Reference Clock Jitter in a Serial Link: Theory and Applications. IEEE International Test Conference (ITC) ,2005,1158-1167.15 PC

41、I Express ArchitecturePCI Express Jitter Modeling Revision 1.0 CRD200516 李麗平. 高速串行互連中的抖動分析J. 西安電子科技大學, 200917 Li MP, Wilstrup JB. On the Accuracy of Jitter Separation from Bit Error Rate FunctionC.IEEE Proceedings International Test Conference, 2002：71 0-71618Chang Y, Oh D, Madden C. Jitter modeling

42、 in statistical link simulationC . IEEE International Symposium on Electromagnetic Compatibility, 2008:1-4.19 Balamurugan G Casper B, Jaussi JE, et a1. Modeling and analysis of high-speedI/O linksJ. Advanced Packaging, IEEE Transactions on. 2009, 32(2): 237-247.20 Oh D,Chang S. Clock jitter modeling

43、 in statistical link simulationCIEEE Conference on Electrical Performance of Electronic Packaging and Systems , 2009: 49-52.21 Oh D, Ren J, Chang S. Hybrid Statistical Link Simulation TechniqueJ. Components, Packaging and Manufacturing Technology, IEEE Transactions on. 2011, l(5):772-783.22 佟星元，朱樟明，

44、楊銀堂，等信號完整性設計中的抖動與振鈴消除技術J西安電子科技大學學報，2012，39(006)：13614123 劉瑋，肖磊，楊蓮興. 1.25 Gbps串并并串轉換接收器的低抖動設計J固體電子學研究與進展2009，29(001):99.10524Mansuri M, Ken CK. Jitter optimization based on phase-locked loop design parametersJ. Solid-State Circuits, IEEE. 2002,37(1 1):1375-1 382.25 Lei Z, Kwasniewski T. Using bit-edge equalization in highspeed backplane data transmissionC. IEEE Third International Conference on Communications and Networking, 2008:642-646.26 劉永旺，王志功，李偉2.5 Gbps/ch兩通道并行時鐘數據恢復電路J. 半導體學報. 2007, 28(3): 460-464. 27Frank L, Qi