1、實(shí)驗(yàn)七移位寄存器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2、熟悉移位寄存器的應(yīng)用 一實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計(jì)數(shù)器。二、實(shí)驗(yàn)原理1、移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器 中所存的代碼能夠在移位脈沖的作用下依次左移或右移。按代碼的移位方向可分為左移、右移和可逆移位寄存器，只需要改變左、右移的 控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。 根據(jù)移位寄存器存取信息的方式不同 又可為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號(hào)為CC40194或 74LS194,兩者功能相同，可互換使用，其邏輯符號(hào)及引腳排列如圖 10

2、 1所示。其中DO、D1、D2、D3為并行輸入端；Q0 Q1 Q2 Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、SO為操作模式控制端；為直接無(wú)條件清零端；CP為時(shí)鐘脈沖輸入端。CC40194有5種不同操作模式：即并行送數(shù)寄存，右移(方向由Q(H Q3)，左移(方向由 Q4 Q0，保持及清零。S1、SO和端的控制作用如表10-1。QaVbD 血 Q1 X 山 CP St SoQiJCC40194(74LS194)lQz9Cr Sr Do Di 6 6 Si, V552616 M 胡繪| di WSrDoPi圖10-1CC40194的邏輯符號(hào)及引腳功能表 10 1功能輸入輸

3、岀CPCeS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除X0XXXXXXX；X0000送數(shù)T111XXabcdabcd右移T101DSRXXXXXDSRQ0Q1Q2左移T110XDSLXXXXQ1Q2Q3DSL保持T100XXXXXX曙Q；保持1XXXXXXXXQ；2、移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行 數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換。（1）環(huán)形計(jì)數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖10-2所示，把輸出端Q3和右移串行輸

4、入端SR相連接，設(shè)初始狀態(tài) Q0Q1Q2陽(yáng)1000，則在時(shí)鐘脈沖作用下 Q0Q1Q2Q將依 010A001A0001 100A,如表10- 2所示，可見(jiàn)它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這種類(lèi)型的計(jì)數(shù)器通常稱(chēng)為環(huán)形計(jì)數(shù)器。圖102電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生表 10-2CPQ0Q1Q2Q301000101002001030001如果將輸出QO與左移串行輸入端SL相連接，即可達(dá)左移循 環(huán)移位。(2)實(shí)現(xiàn)數(shù)據(jù)串、并行轉(zhuǎn)換串行/并行轉(zhuǎn)換器串行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。 圖10-3是用二片CC40194(74LS194)四

5、位雙向移位 寄存器組成的七位串/并行數(shù)據(jù)轉(zhuǎn)換電路。片廳輸出轉(zhuǎn)按結(jié)東標(biāo)點(diǎn)£圖10-3 七位串行/并行轉(zhuǎn)換器電路中S0端接咼電平1，S1受Q7控制，二片寄存器連接成串行輸 入右移工作模式。Q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)Q7= 1時(shí)，S1為0,使之成為 S1S0= 01的串入右移工作方式，當(dāng) Q7= 0時(shí)，S1= 1,有S1SO 10，則串行送數(shù)結(jié)束，標(biāo)志著串行輸入的數(shù)據(jù)已轉(zhuǎn)換成并行輸出了。串行/并行轉(zhuǎn)換的具體過(guò)程如下：轉(zhuǎn)換前，"端加低電平，使1、2兩片寄存器的內(nèi)容清0,此時(shí)S1S0 =11,寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€(gè)CP脈沖到來(lái)后，寄存器的輸出狀態(tài)QLQ7為01111111，

6、與此同時(shí)S1S0變?yōu)?1,轉(zhuǎn)換電路 變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變化可列成表10-3所示。由表10-3可見(jiàn)，右移操作七次之后，Q7變?yōu)?, S1S0又變?yōu)?1,說(shuō)明串行輸入結(jié)束。這時(shí)，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來(lái)一個(gè)CP脈沖時(shí)，電路又重新執(zhí)行一次并行輸入，為第二組 串行數(shù)碼轉(zhuǎn)換作好了準(zhǔn)備。表 10-3CPQ0Q1Q2Q3Q4Q5Q6Q7說(shuō)明r0 :000r00000清零101111111送數(shù)2dO0111111右 移 操 作 七 次3d1d00111114d2d1d0011115d3d2d1d001111 6d4d

7、3d2d1d00117 nd5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)并行/串行轉(zhuǎn)換器并行/串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換 成串行輸出。圖10-4是用兩片CC40194(74LS194)組成的七位并行 /串行轉(zhuǎn)換電路，它比圖10-3多了兩只與非門(mén)G1和G2, 電路工作方式同樣為右移。ftQo Q1 (Js Qs5 Qs Q& U?gCC40194(I)gCC4O194() So bnrOo Di D2 DjDppCr疋 Di Ds D& Dt2-lw團(tuán)S-3-S-4七位并行/串行轉(zhuǎn)換器圖10-4七位并行/串行轉(zhuǎn)換器寄存器清“

8、 0”后，加一個(gè)轉(zhuǎn)換起動(dòng)信號(hào)(負(fù)脈沖或低電平)。此時(shí)，由于方式控制 S1S0為11,轉(zhuǎn)換電路執(zhí)行并行輸入操作。當(dāng)?shù)谝粋€(gè) CP脈沖到來(lái)后Q0Q1Q2Q3Q4Q5Q6Q7狀態(tài)為0D1D2D3D4D5D6D并行輸入數(shù)碼存入寄存器。從而使得G1輸出為1, G2輸出為0,結(jié)果，S1S2變?yōu)?1，轉(zhuǎn)換電路隨著CP脈沖的加入，開(kāi)始執(zhí)行右移串行輸出，隨著CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，Q0-Q6的狀態(tài)都為高電平1,與非門(mén)G1輸出為低電平，G2門(mén) 輸出為高電平,S1S2又變?yōu)?1，表示并/串行轉(zhuǎn)換結(jié)束，且 為第二次并行輸入創(chuàng)造了條件。轉(zhuǎn)換過(guò)程如表10-4所示。中規(guī)模集成移位寄存器，其位數(shù)

9、往往以4位居多，當(dāng)需要的位數(shù)多于4位時(shí)，可把幾片移位寄存器用級(jí)連的方法來(lái)擴(kuò)展 位數(shù)。表 10-4CPQ0Q1Q2Q3Q4Q5Q6Q7串行輸岀00000000010D1D2D3D4D5D6D7210D1D2D3D4D5D6D73110D1D2D3D4D5D6D741110D1D2D3D4D5D6D7511110D1D2D3D4D5D6D76111110D1D2D3D4D5D6D771111110D1D2D3D4D5D6D7811111110D1D2D3D4D5D6D790D1D2D3D4D5D6D7 口5V15L| 2|3|4| S| 6|7| 8J撰iS輯開(kāi)關(guān)輸出桶口14| 13按邏fli電平

10、一、I尿沖源 12| 1 11 1O圖10-5CC40194邏輯功能測(cè)試三、實(shí)驗(yàn)設(shè)備及器1、+ 5V直流電源2、單次脈沖源3、邏輯電平開(kāi)關(guān)4、邏輯電平顯示器5、CC40194X 2 ( 74LS194)CC4011(74LS00)CC4068(74LS30)四、實(shí)驗(yàn)內(nèi)容1. 測(cè)試 CC40194或 74LS194)。按圖 10-5 接線，丄、S1、SO SL、SR DO D1、D2、D3分 接至邏輯開(kāi)關(guān)的輸出插口； Q0 Q1、Q2 Q3接至邏輯電平顯示輸入插口。CP端接單次脈沖源。按表8-3-3-5所規(guī)定的輸入狀 態(tài)，逐項(xiàng)進(jìn)行測(cè)試。表 10-5清除模式時(shí)鐘串行輸入輸 出功能總結(jié)ChS1S0C

11、PSLSRD0 D1? D2?D3Q0 Q1 Q2?Q30XXXXXXXXX111TXXa b c d101TX0XXXX101TX1XXXX101TX0XXXX101TX0XXXX110T1XXXXX110T1XXXXX110T1XXXXX110T1XXXXX100TXXXXXX(1) 清除：令' = 0,其它輸入均為任意態(tài)，這時(shí)寄存器輸出Q0Q1、Q2、Q3應(yīng)均為0。清除后，置勺=1。(2) 送數(shù)：令二=S1= S0= 1 ,送入任意4位二進(jìn)制數(shù)，如D0D1D2D3abcd,力口 CP脈沖，觀察 CP= 0、CP由 0 1、CP由10三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸 出

12、狀態(tài)變化是否發(fā)生在 CP脈沖的上升沿。(3) 右移：清零后，令丄=1, S1= 0, S0= 1,由右移輸入端SR送入二進(jìn) 制數(shù)碼如0100,由CP端連續(xù)加4個(gè)脈 沖，觀察輸出情況，記錄之。(4) 左移：先清零或予置，再令1, S1= 1, S0= 0,由左移輸入端SL送入二進(jìn)制數(shù)碼如1111，連續(xù)加四個(gè)CP脈 沖，觀察輸出端情況，記錄之。(5) 保持：寄存器予置任意4位二進(jìn)制數(shù)碼abed，令.=1,S1 = S0= 0,加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。2 、環(huán)形計(jì)數(shù)器自擬實(shí)驗(yàn)線路用并行送數(shù)法予置寄存器為某二進(jìn)制數(shù)碼(如0100),然后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表1

13、0-6中。3.實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換(1)串行輸入、并行輸出按圖8-3-3-3接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自 定；改接線路用左移方式實(shí)現(xiàn)并行輸出。自擬表格，記錄之。(2)并行輸入、串行輸出按圖8-3-3 4接線，進(jìn)行右移并入、串出實(shí)驗(yàn)，并入數(shù)碼自定。再改接線路用左移方式實(shí)現(xiàn)串行輸出。自擬表格， 記錄之。表 10-6CPQ0Q1Q2Q3001001234五、實(shí)驗(yàn)報(bào)告1、復(fù)習(xí)有關(guān)寄存器及串行、并行轉(zhuǎn)換器有關(guān)內(nèi)容2、查閱CC40194、CC4011及CC4068邏輯電路。熟悉其邏輯功能及引腳排列。3、在對(duì)CC40194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼, 是否一定要使寄存器清零?4、使寄存器清零，除采用，輸入低電平外，可否采用右移或左移的方法？可否使用并行送數(shù)法？若可行，如何進(jìn)行操作？5、若