1、微電子技術綜合實踐設計報告 題目： n阱CMOS芯片的設計 院系： 自動化與信息工程學院 專業班級： 學生學號： 學生姓名： 指導教師姓名： 職稱： 起止時間： 2014.6.23-2014.7.4 成績： 目 錄1 設計指標要求.21.任務.22.特性指標要求.23.結構參數參考值.24設計內容.22 MOS器件特性分析. .3 1.NMOS的參數設計與計算 .3 2.PMOS的參數設計與計算. .43 工藝流程分析. .5 1.工藝流程框圖.5 2具體工藝流程分析.54 摻雜工藝參數計算.14 1.形成N阱的工藝參數計算.14 2.NMOS源漏區摻雜的工藝方法和工藝條件.15 3.PMOS

2、源漏區摻雜的工藝方法和工藝條件.16 4.氧化層厚度的計算及驗證.17 5.生長多晶硅柵膜.18 6.生長墊氧化層.19 7.生長場氧.19 8.生長柵氧化層.19 9.氮化硅.19 10.磷硅玻璃.20五 工藝實施方案.20六 總結.24七 參考文獻.25附：光刻掩膜版圖紙1 設計指標要求 1.任務：n阱CMOS芯片制作工藝設計 2.特性指標要求： n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導gm2mS, 截止頻率fmax3GHz（遷移率µn取60

3、0cm2/V·s）p溝多晶硅柵MOSFET：閾值電壓VTp= -1V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導gm0.5mS, 截止頻率fmax1GHz（遷移率µp取220cm2/V·s） 3. 結構參數參考值：p型硅襯底的電阻率為50 W×cm； n阱CMOS芯片的n阱摻雜后的方塊電阻為690W/，結深為56mm；pMOS管的源、漏區摻雜后的表面濃度1´1020cm-3，結深為0.30.5mm；nMOS管的源、漏區摻雜后的表面濃度1´1020cm

4、-3，結深為0.30.5mm；場氧化層厚度為1mm；墊氧化層厚度約為600 Å；柵氧化層厚度為400 Å；氮化硅膜厚約為1000 Å；多晶硅柵厚度為4000 5000 Å。4設計內容 （1）MOS管的器件特性參數設計計算； （2）n阱CMOS芯片制作的工藝實施方案（包括工藝流程、方法、條件、結果； 分析光刻工藝，畫出整套光刻版示意圖）； （3）摻雜工藝參數計算：分析、設計實現n阱、pMOS和nMOS源漏區摻雜的工藝方法和工藝條件（給出具體溫度、時間或劑量、能量等），并進行掩蔽氧化膜、多晶硅柵膜等厚度驗證.2 MOS器件特性分析MOS器件特性分析1. NM

5、OS的參數設計與計算由 得 ， ，得L3.09再由，式中，得又，得 2.PMOS參數設計與計算由 得， ，得 由， 得 又，得23 工藝流程分析 襯底制備 阱區注入氮化硅淀積N阱區光刻初始氧化 - 場區氧化 光刻有源區 二氧化硅、氮化硅去除柵區氧化 多晶硅 淀積 光刻N溝 MOS管 注入N溝MOS管 形成源漏區光刻P溝MOS管 光刻 多晶硅 鋁淀積光刻引線孔光刻PSG淀積注入P溝MOS管形成源漏區 淀積鈍化層光刻壓焊孔1. 襯底制備：CMOS集成電路通常制造在盡可能輕摻雜硼的P型（100）襯底上以減小襯底電阻，電阻率50·cm。采用（100）晶向襯底是因為MOSFET工作電流為表面多

6、子漂移電流，所以與載流子的表面遷移率有關，（100）的界面態密度最低，其表面遷移率最高，使得MOSFET可以有高的工作電流。 P襯底 2. 初始氧化：N阱區掩蔽氧化介質膜的厚度取決于注入和退火的掩蔽需要。采用干氧-濕氧-干氧的方法。干氧氧化層結構致密，與光刻膠粘附性好，光刻質量好。濕氧來生長氧化層。氧化機理：高溫下，氧氣與硅接觸，氧氣分子與其表面的硅原子反應生成SiO2起始層。由于起始氧化層會阻礙氧分子與Si表面的直接接觸，其后的繼續氧化是負氧離子擴散穿過已生成的SiO2向Si側運動，到達SiO2-Si界面進行反應，使氧化層加厚。 SiO2 P襯底 3. 阱區光刻：采用典型的常規濕法光刻工藝，

7、包括涂膠、前烘，曝光，顯影、堅膜，腐蝕，去膠；阱區光刻的工作目的是光刻出N阱區注入窗口。氧化層的刻蝕用HF與SiO2反應。 HF P襯底4. N阱注入：N阱注入是該N阱硅柵COMS集成電路制造工藝流程序列中的第一次注入摻雜。工藝要求是形成N阱區。 P N阱 P襯底5. 擴散，達到N阱所需阱深。6.剝離阱區氧化層形成N阱。7.生長SiO2,消除Si-Si3N4界面應力，第二次氧化。8.LPCVD制Si3N4介質層。氨化反應，反應劑：硅烷SiH4/二氯二氫硅SiH2Cl2/四氯化硅SiCl4和氨氣.Si3N4 P襯底 N阱9.有源區光刻：第二次光刻。分別采用熱H3PO4和HF刻蝕Si3N4和SiO

8、2。 N阱 P襯底10.場區氧化：有源區以外統稱為場區，金屬連線主要分布在場區。MOS晶體管之間就是靠場區的厚氧化層隔離。由于場區和有源區的氧化層厚度差別較大，為了避免過大的氧化層臺階影響硅片的平整度，進而影響金屬連線的可靠性，MOS集成電路中采用硅的局部氧化方法即LOCOS工藝形成厚的場氧化層。場區氧化采用濕氧氧化，特點速度快。 N阱 P襯底11.光刻法去除氮化硅和SiO2，第三次光刻。刻蝕后注入B調整閾值電壓。 N阱 P襯底12.柵氧化：采用干氧氧化，結構致密，均勻，重復性好。作為CMOS中的絕緣層，用來把CMOS柵極與下方源極、漏極以及源漏極間導電溝道隔離開來的氧化介質層。 N阱 P襯底

9、13. 淀積多晶硅（CVD多晶硅薄膜工藝，硅烷兩步分解）：目前MOS晶體管大多采用高摻雜的多晶硅作為柵電極，簡稱為硅柵。硅柵工藝也叫做自對準工藝。因為多晶硅耐高溫，可以經受離子注人后的退火激活溫度，所以硅柵工藝是先制作好硅柵，然后以柵極圖形為掩蔽進行注人，在柵極兩側形成源、漏區，實現了源-柵-漏自對準。14.光刻多晶硅，第四次光刻，形成P溝MOS管和N溝MOS管的多晶硅，形成歐姆接觸。多晶硅 N阱 P襯底15.光刻N溝MOS管區域膠膜，第五次光刻。16.在N溝MOS管區域注入磷，形成MOS管源區、漏區。 為了有效的防止短溝道效應，在集成電路制造工藝中引入了輕摻雜漏工藝（LDD），當然這一步的作

10、用不止于此，大質量材料和表面非晶態的結合形成的淺結有助于減少源漏間的溝道漏電流效應。同時LDD也是集成電路制造的基本步驟。 為了防止大劑量的源漏注入過于接近溝道從而導致溝道過短甚至源漏連通，在CMOS的LDD注入之后要在多晶硅柵的兩側形成側墻。側墻的形成主要有兩步：1.在薄膜區利用化學氣相淀積設備淀積一層二氧化硅。2. 然后利用干法刻蝕工藝刻掉這層二氧化硅。由于所用的各向異性，刻蝕工具使用離子濺射掉了絕大部分的二氧化硅，當多晶硅露出來之后即可停止反刻，但這時并不是所有的二氧化硅都除去了，多晶硅的側墻上保留了一部分二氧化硅。這一步是不需要掩膜的。 P襯底 N阱 P+17.光刻P溝MOS管區域膠膜

11、，第六次光刻。18.在P溝MOS管區域注入硼，形成P溝MOS管源區、漏區。 B+N+N+ P襯底 N阱19.淀積磷硅玻璃PSG。PSGN+N+ N阱P+P+ P襯底20.引線孔光刻，第七次光刻。PSGN+N+P+P+ N阱 P襯底21.真空蒸鋁（PVD）22.反刻鋁AlN+N+P+P+ N阱 P襯底23. 淀積鈍化保護層P+N+N+P+ N阱 P襯底24.壓焊：集成電路芯片的引出端壓點（pad）暴露出來，以便在芯片封裝時使芯片上的壓點和管殼的相應管腳（pin）連接起來。4 摻雜工藝參數計算1.形成N阱的工藝參數計算形成N阱的工藝分兩步：先是淺結離子注入然后退火推進使N阱達到所需結深。（1）離子

12、注入：，R0 =690W/ ，查圖表可得E=80KeV（2）退火，推進：離子注入后采用快速退火使雜質充分活化和晶體損傷最低，最后在T=1200下進行推進達到結深要求。，取t=2.5h，當T=950查圖表可得，A2=6.07Xj=5.15mm2. NMOS源漏區摻雜的工藝方法和工藝條件取NMOS結深為0.45mm，3. PMOS源漏區摻雜的工藝方法和工藝條件取PMOS結深為0.45mm，4. 氧化層厚度的計算及驗證計算：干氧、濕氧情況下對于（111）硅，在1200下，對濕氧氧化：,干氧氧化：對于干氧氧化，對于濕氧氧化（1）30min干氧生成的SiO2的厚度： =0.124mm（2）120min濕

13、氧生成的SiO2的厚度：此時，表面已有0.124mm的SiO2，設用濕氧生成這樣厚的氧化層所需時間為。（濕氧）氧化的起始氧化層對應的時間： 根據可得（3） 30分鐘干氧生成的SiO2的厚度：此時，表面已有1.169mm的SiO2干氧生成這樣厚的氧化層所需的時間為，代入干氧氧化的參數，則第三次氧化的起始氧化層所對應時間：根據可得即所求的氧化層厚度為1.178mm。驗證：掩蔽阱區注入的掩蔽膜的驗證對于CMOS器件，最小的掩膜公式：T=1200,1.178mm>1.154mm，所以掩蔽膜有效，符合要求。5. 多晶硅柵膜采用LPCVD法淀積多晶硅淀積溫度580-630對應的淀積速度為12nm.m

14、in-1所以淀積厚度為 =12nm.min-1×40min=480nm=4800與已知厚度40005000相符。6生長600Å的墊氧化層 對于<100>徑向 T=1100時選擇干氧氧化 7生長場氧厚度為1mm 對于<100>徑向 T=1100時選擇濕氧氧8生長334Å的柵氧化層 對于<100>徑向 T=1100時選擇干氧氧化 9. 氮化硅 采用LPCVD法淀積氮化硅 淀積溫度700-800對應的淀積速度為6nm.min-1 =6nm.min-1×18min =102nm=1080 與已知厚度1000相近，符合。10 .

15、磷硅玻璃 采用LPCVD法淀積磷硅玻璃 淀積溫度359-450對應的淀積速度為15nm.min-1 =15nm.min-1×10min =150nm五 工藝實施方案工藝步驟工藝名稱工藝目的設計目標結構參數工藝方法工藝條件1襯底選擇襯底電阻率晶向（100）2初始氧化為n阱形成提供掩蔽厚度干氧濕氧干氧干氧 1200度，30min濕氧1200度，120min干氧 1200度30min3一次光刻為磷提供擴散窗口普通曝光正膠4離子注入注入形成n阱R=690W/離子注入P+5退火推進達到n阱所需深度結深：5.65mm方塊電阻:/有限表面源擴散6二次氧化作為氮化硅膜的緩沖層膜厚600Å干

16、氧氧化 7氮化硅膜淀積作為光刻有源區的掩蔽膜膜厚1000ÅLPCVDt=18min8二次光刻為磷擴散提供窗口光刻有源區正膠9場氧利用氮化硅的掩蔽，在沒有氮化硅、經離子注入的區域生成一層場區氧化層濕氧氧化，95水溫。10三次光刻除N阱中有源區的氮化硅和二氧化硅層普通曝光負膠11離子注入調整閾值電壓注入B+12柵極氧化形成柵極氧化層厚度400Å干氧 13多晶硅淀積淀積多晶硅層厚度4000ÅLPCVDT=60014四次光刻形成NMOS和PMOS多晶硅柵普通曝光正膠15五次光刻光刻出NMOS有源區的擴散窗口16離子注入形成NMOS有源漏區表面濃度結深 注入P+17六次光刻

17、光刻出PMOS有源區的擴散窗口普通曝光正膠18離子注入形成PMOS有源漏區表面濃度結深注入B+19淀積磷硅玻璃保護LPCVD 20七次光刻刻金屬化的接觸孔普通曝光正膠21蒸鋁、反刻鋁淀積Al-Si合金，并形成集成電路的最后互連濺射負膠22鈍化層起保護作用淀積23八次光刻刻壓焊孔掩膜版負膠6 總結兩周的課程設計結束了，在這次的課程設計中不僅檢驗了我所學習的知識，也培養了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在設計過程中，與同學分工設計，和同學們相互探討，相互學習，相互監督。學會了合作，學會了運籌帷幄，學會了寬容，學會了理解，也學會了做人與處世。同時我認為我們的工作是一個團隊

18、的工作，團隊需要個人，個人也離不開團隊，必須發揚團結協作的精神。某個人的離群都可能導致導致整項工作的失敗。實習中只有一個人知道原理是遠遠不夠的，必須讓每個人都知道,否則一個人的錯誤，就有可能導致整個工作失敗。團結協作是我們實習成功的一項非常重要的保證。而這次實習也正好鍛煉我們這一點，這也是非常寶貴的。 對我們而言，知識上的收獲重要，精神上的豐收更加可喜。挫折是一份財富，經歷是一份擁有。這次實習必將成為我人生旅途上一個非常美好的回憶! 課程設計是我們專業課程知識綜合應用的實踐訓練，著是我們邁向社會，從事職業工作前一個必不少的過程”千里之行始于足下”，通過這次課程設計，我深深體會到這句千古名言的真正含義我今天認真的進行課程設計，學會腳踏實地邁開這一步，就是為明天能穩健地在社會大潮中奔跑打下堅實的基礎通過這次模具設計，本人在多方面都有所提高。在設計過程中雖然遇到了一些問題，但經過一次又一次的