1、電工電子綜合實驗II電子計時器電路設(shè)計學院：電光學院專業(yè)：學號：姓名：時間：2013年9月23目 錄1.實驗內(nèi)容及要求； 2.器件引腳圖及功能表； 3.電子計時電路器邏輯圖； 4.電子計時器電路引腳接線圖； 5.各單元原理圖及設(shè)計過程：6.創(chuàng)新設(shè)計及總結(jié)。一 實驗內(nèi)容及要求1、安裝調(diào)試四位BCD碼譯碼顯示電路。2、設(shè)計、安裝、調(diào)試脈沖發(fā)生器電路。3、設(shè)計、安裝、調(diào)試六十進制計數(shù)器電路（分位、秒位）4、設(shè)計、安裝、調(diào)試整點報時電路（5953”、5955”、5957”報時低聲，5959”報時高聲）。5、設(shè)計、安裝、調(diào)試校分、清零電路。要求：校分電路防抖動，清零電路任意狀態(tài)可以清零。6、聯(lián)接15各項

2、設(shè)計電路，實現(xiàn)一小時整點報時的電子計時器電路。7、實驗要求：設(shè)計正確、布局合理、排線整齊、功能齊全。二 器件引腳圖及功能表1CD4511圖一 CD4511引腳圖輸入輸出LEDCBAgfedcba字符測燈0××××××11111118滅零10×00000000000消隱鎖存111××××顯示LE=01時數(shù)據(jù)譯碼110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015

3、110011011111006110011100001117110100011111118110100111001119表一 CD4511 邏輯功能表2、共陰雙字顯示器圖二 共陰雙字顯示器引腳圖3、NE555 圖三 NE555引腳圖4、CD4040圖四 CD4040引腳圖5、CD4518圖五 CD4518引腳圖CD4518邏輯功能如表四所示。輸入輸出CRCPENQ3Q2Q1Q0清零1××0000計數(shù)01BCD碼加法計數(shù)保持0×0保持計數(shù)00BCD碼加法計數(shù)保持01×保持表二 CD4518 功能表6、74LS0074LS00是一種十分常見的集成電路，其中集

4、成了4個與非門。其引腳圖如圖六所示：圖六 74LS00引腳圖7、74LS20 74LS20同樣是一種與非門集成電路，與74LS00不同的是它的每個與非門有4個輸入端。其引腳圖如圖七所示：圖七 74LS20引腳圖8、74LS2174LS21是一種4輸入與門集成電路，其引腳圖如圖八所示：圖八 74LS21引腳圖9、74LS7474LS74集成電路是一種D觸發(fā)器。其引腳圖如圖二十三所示，功能如表三所示：圖九 74LS74引腳圖輸入輸出CPD清零×01×01置“1”×10×10送“0”1101送“1”1110保持011×保持不允許×00

5、15;不確定表三 74LS74功能表三 電子計時電路邏輯圖電子計時器是由計時電路、譯碼顯示電路、脈沖發(fā)生電路和控制電路等幾部分組成的，其中控制電路可以分為校分電路、清零電路和報時電路。其具體的原理框圖如圖十所示。圖十 電路原理框圖下面對計時器的工作原理按其組成進行說明。1. BCD碼譯碼顯示電路譯碼器可以采用CD4511通過330電阻來驅(qū)動共陰極顯示器。2. 秒脈沖發(fā)生器電路脈沖發(fā)生電路是為計時器提供計數(shù)脈沖的，因為設(shè)計的是計時器，所以需要產(chǎn)生1Hz的脈沖信號。這里采用NE555集成電路和分頻器CD4040構(gòu)成。3.六十進制計數(shù)器電路（一小時數(shù)字計數(shù)器電路）計時電路鐘的計數(shù)器，可以采用二-十進

6、制加法計數(shù)器CD4518實現(xiàn)。60秒為1分，將分和秒的個位、十位分別在七段數(shù)碼顯示器上顯示出來，從0分0秒到59分59秒，然后重新計數(shù)。4.報時電路電路每小時進行一次報時，從59分53秒開始報時，每隔一秒發(fā)一聲，共三聲低音、一聲高音。即59分53秒、59分55秒、59分57秒為低音，59分59秒為高音。實際上，需要在某一時刻報時，就將該時刻輸出為“1”的信號作為觸發(fā)信號，選通報時脈沖信號，進行報時即可。5.校分電路電路中存在一個開關(guān)，當開關(guān)打到“正常”檔時，計數(shù)器正常計數(shù)；當開關(guān)打到“校分”檔時，分計數(shù)器進行快速校分（即分計數(shù)器可以不受秒計數(shù)器的進位信號控制，而選通一個頻率較快的校分信號進行校

7、分），而秒計數(shù)器保持。在任何時候，撥動校分開關(guān)，可以進行快速校分。即令計時器分為快速計數(shù)，頻率是正常計數(shù)的兩倍，而秒位保持。6.清零電路 在任何時刻，撥動清零開關(guān)，可以進行計數(shù)器的清零。 所以總邏輯圖為圖十一 總邏輯圖四 電子計時器電路引腳接線圖在各個單元電路的基礎(chǔ)上，按照下圖的單元關(guān)系與信號傳輸關(guān)系，將各個單元電路整合為整體的電路。調(diào)整元件的布局，是的電路結(jié)構(gòu)簡單，以便于實際連線。顯示器顯示器計數(shù)脈沖分十位計數(shù)分個位計數(shù)秒十位計數(shù)秒個位計數(shù)譯碼器譯碼器譯碼器譯碼器顯示器顯示器校分電路分頻電路脈沖發(fā)生電路報時電路清零電路 圖十二：電路單元整合關(guān)系圖由于本實驗是運用中小規(guī)模集成電路實現(xiàn)，故用集成

8、電路引腳圖表示電路，便于實驗實際操作時的電路連線。整體電路如下： 圖十三 整體電路引腳圖五 各單元原理圖及設(shè)計過程1.BCD碼譯碼顯示電路BCD碼譯碼顯示電路使用CD4511及共陰雙字顯示器實現(xiàn)。CD4511是一種8421BCD碼向8段數(shù)碼管各引腳碼的轉(zhuǎn)換器。當在其四個輸入端輸入8421BCD碼時，其7個輸出端可直接輸出供7段數(shù)碼管使用的信號。根據(jù)CD4511的邏輯功能表可知，當時，其7個輸出端分別輸出一定的信號。只需將這些信號接入8段數(shù)碼管相對應(yīng)的引腳即可使其顯示我們所需要的數(shù)字。然而實際上我們需要在每個CD4511的輸出端和數(shù)碼管相應(yīng)的輸入端之間接入一個阻值為330的電阻以防電流過大使數(shù)碼

9、管燒毀。顯示部分電路如圖十四所示。圖十四 顯示部分電路 圖中每個CD4511下側(cè)四個輸入端分別連接CD4518的4個輸出端。這樣8段數(shù)碼管就可以正常顯示計數(shù)器所記載的數(shù)字編碼了。由于電路的顯示部分不會出現(xiàn)小數(shù)，故8端數(shù)碼管的小數(shù)點引腳懸空。2. 秒脈沖發(fā)生器電路 (1)NE555：555集成定時器是一種將模擬和數(shù)字電路集成于一體的電子器件，使用十分靈活方便，只要外加少量的阻容元件，就能構(gòu)成多用途的電路，故其在電子技術(shù)中得到了廣泛的運用。 當將NE555連結(jié)成十五所示的多諧振蕩電路時，輸出端為周期矩形波。圖十五 ：周期矩形波發(fā)生電路3號引腳的輸出矩形波波形為： 圖十六：矩形波輸出波形圖由波形圖可

10、得T=0.238ms，即。在經(jīng)過CD4040的分頻之后，即可得到頻率大約為1Hz的時鐘信號。（2）CD4040集成電路CD4040是一種常用的12分頻集成電路。當在輸入端輸入某一頻率的方波信號時，其12個輸出端的輸出信號分別為該輸入信號頻率的2-12-12，在電路中利用其與NE555組合構(gòu)成脈沖發(fā)生電路。其中VDD為電源輸入端，VSS為接地端，CP端為輸入端，CR為清零端，Q1Q12為輸出端，其輸出信號頻率分別為輸入信號頻率的2-12-12。將電路的輸出端接至CD4040的輸入端，則可以在Q12輸出端得到頻率大致為1Hz的方波信號。可以利用其為電子鐘的計時信號。另外，在Q11、Q3、Q2三個輸

11、出端得到頻率大致為2Hz、500Hz和1kHz的信號，這三個信號在后面介紹的電路中還要用到。于是脈沖發(fā)生電路部分如下圖十七所示：圖十七：脈沖發(fā)生電路3.六十進制計數(shù)器電路（一小時數(shù)字計數(shù)器電路）采用CD4518和門電路實現(xiàn)六十進制計數(shù)，當清零端輸入1，EN=1且CP端輸入時鐘信號或者EN端輸入時鐘信號且CP=0時計數(shù)器進行計數(shù)。為減少延時，采用直接進位時鐘由EN端輸入。其輸出端Q3 Q2 Q1 Q0輸出從0000到1001的循環(huán)。所以當使用其作為分和秒的個位進行計數(shù)時不需對其進行反饋清零，而用其進行分和秒的十位計數(shù)時，需要在Q3 Q2 Q1 Q0輸出0110時對其進行清零（因為CD4518是異

12、步清零）。下面以秒的計數(shù)器為例，如圖十八，來說明其電路結(jié)構(gòu)。圖十八 計時器秒位電路結(jié)構(gòu)圖4中兩個集成電路即為1片CD4518所集成的兩個計數(shù)器。下方（U8B）為個位計數(shù)器，上方（U8A）為十位計數(shù)器。引腳9始終接高電平，引腳10接由CD4040所輸出的1Hz的時鐘信號，每當時鐘信號出現(xiàn)下降沿則計數(shù)器加1。在此使用EN端為時鐘信號控制端而不用CP端是因為在集成電路內(nèi)部，CP端比EN端多通過一個非門，因此若通過CP端接入時鐘信號則會因為此非門的存在而增加延時，從而出現(xiàn)誤差。接通時鐘信號后，輸出端引腳Q3Q2Q1Q0開始計數(shù)。當輸出為1001時需要對十位進位，也就是說，此時需要給控制十位計數(shù)的集成電

13、路一個下降沿。考慮Q3端當且僅當輸出由1001變?yōu)?000時出現(xiàn)下降沿，于是直接將Q3端作為十位計數(shù)器的輸入時鐘信號。在接收到第6個下降沿信號后，十位輸出端將由0101變?yōu)?110。此時，需要對其進行清零。考慮電路清零模塊，使用兩個與非門（圖中空置的輸入端為清零輸入端）。當CD4518的4號引腳和5號引腳同時輸出1或者清零端輸入0時十為被清零。這就使得其在短暫輸出0110后立即被清零成0000。同時考慮當且僅當十位輸出由0101經(jīng)過短暫的0110變?yōu)?000時Q2輸出一個下降沿，于是利用其通過校分電路向分鐘位進位。時鐘計數(shù)器如圖十九所示。圖十九 時鐘計數(shù)器電路（清零電路還未接入，只將清零信號標

14、出）4.報時電路本次實驗中報時電路的設(shè)計要求是在59:53、59:55、59:57發(fā)低音，輸入500HZ信號；在59：59發(fā)高音，輸入1KHZ信號。用二進制數(shù)分別表示報時情況如下表：時刻分十位分個位秒十位秒個位音高頻率m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低500Hz59分55秒0101100101010101低500Hz59分57秒0101100101010111低500Hz59分59秒0101100101011001高1000Hz表四 報時情況表蜂鳴器的一端接地，另一端的輸入滿足下式：H59：53f3 + 59：55f3

15、 + 59：57f3 + 59：59f459：51（QBf3QCf3QDf4）=， 中，QB、QC、QD分別是秒個位的輸出。 設(shè)分十位所對應(yīng)的計數(shù)器的輸出為1QD,1QC,1QB,1QA；分個位所對應(yīng)的計數(shù)器的輸出為2QD,2QC,2QB,2QA；秒十位所對應(yīng)的計數(shù)器的輸出為3QD,3QC,3QB,3QA；秒個位所對應(yīng)的計數(shù)器的輸出為4QD,4QC,4QB,4QA。其中，Q4為高位，Q1為低位。在59:51時，四個計數(shù)器的輸出分別為：1QD1QC1QB1QA0101，2QD2QC2QB2QA1001，3QD3QC3QB3QA0101，4QD4QC4QB4QA0001。因此，此時的觸發(fā)信號F1Q

16、C1QA2QD2QA3QC3QA4QA。而報時脈沖信號可以由CD4040輸出分頻信號中得到，低音選用500Hz的脈沖，高音選用1KHz的脈沖。連好之后，接到蜂鳴器的一端，蜂鳴器的另一端接地即可實現(xiàn)了定點報時的功能。報時信號邏輯圖如下圖二十： 圖二十 報時電路邏輯圖這樣可以設(shè)計出報時電路的電路如圖二十一所示。圖二十一 報時電路5.校分電路校分電路要求設(shè)計一個開關(guān)K1，當開關(guān)打到計數(shù)擋時，計數(shù)器正常計數(shù)，當開關(guān)打到校分擋時計數(shù)器可以快速校分，同時秒計數(shù)停止。同時校分電路應(yīng)具有防顫抖功能。為使分計數(shù)器可以不受秒計數(shù)器的進位脈沖的限制，所以校分時選通較快的2HZ的校分信號進行快速校分，同時還要切斷1H

17、Z的脈沖，使校分的同時秒計數(shù)器停止工作。校分電路是通過控制分計數(shù)器的時鐘脈沖信號頻率來對分的進行校正的。當不需要校分時，分的時鐘信號由正常的計數(shù)器秒的十位提供的脈沖信號控制。此電路防顫抖的原理在于：當開關(guān)在兩種狀態(tài)之間轉(zhuǎn)換時，由于機械振動，在很短的時間中會在高低電平之間來回波動，相應(yīng)的產(chǎn)生幾個上升沿。如果直接將開關(guān)的輸出端直接連接至分個位的時鐘的話，這些上升沿將導致它瞬間跳變幾個數(shù)值。因此，為了解決輸出端翻轉(zhuǎn)的問題，該部分電路引入了D觸發(fā)器，來避免翻轉(zhuǎn)問題的發(fā)生。在加上D觸發(fā)器之后，由于在沒有時鐘上升沿的時候，輸出信號保持，而其時鐘頻率相對與顫抖頻率是很小的，也就是說在開關(guān)顫抖過程中觸發(fā)器的輸

18、出是不變的，從而避免了分計數(shù)器數(shù)值的跳變。圖二十二 校分電路6.清零電路以圖九中秒位計時和譯碼電路為例，圖中1片CD4518所集成的兩個計數(shù)器。一個為個位計數(shù)器，另一個為十位計數(shù)器。引腳9始終接高電平，引腳10接由CD4040所輸出的1Hz的時鐘信號，每當時鐘信號出現(xiàn)下降沿則計數(shù)器加1。接通時鐘信號后，輸出端引腳Q3Q2Q1Q0開始計數(shù)。當輸出為1001時需要對十位進位，也就是說，此時需要給控制十位計數(shù)的集成電路一個下降沿。考慮Q3端當且僅當輸出由1001變?yōu)?000時出現(xiàn)下降沿，于是直接將Q3端作為十位計數(shù)器的輸入時鐘信號。在接收到第6個下降沿信號后，十位輸出端將由0101變?yōu)?110。此時，需要對其進行清零。考慮電路清零模塊，使用兩個與非門（圖中空置的輸入端為清零輸入端）。當CD4518的4號引腳和5號引腳同時輸出1時十位被清零。這就使得其在短暫輸出0110后立即被清零成0000。同時考慮當且僅當十位輸出由0101經(jīng)過短暫的0110變?yōu)?000時Q2輸出一個下降沿，于是利用其通過校分電路向分鐘位進位。然而本次實驗還要求提供整體任意時刻清零的功能，則可以設(shè)計一個開關(guān)K2，使得當開關(guān)閉合時所有4518的清零端全部接高電平，此時即可以實現(xiàn)整體清零目的。清零部分電路如下圖二十三所示： 圖二