1、電子技術綜合實驗電子技術綜合實驗FPGA FPGA 應用設計應用設計主要內容主要內容5.5.數字頻率計綜合設計數字頻率計綜合設計3.3.智力搶答器綜合設計智力搶答器綜合設計4.4.加速度傳感器加速度傳感器的的計步器計步器 綜合設計綜合設計1.1.數字跑表綜合設計數字跑表綜合設計2.2.交通燈控制器綜合設計交通燈控制器綜合設計3 數字跑表綜合設計數字跑表綜合設計4指標指標1 1、跑表精度為、跑表精度為0.010.01秒秒2 2、跑表計時范圍為：、跑表計時范圍為：1 1小時小時3 3、設置開始計時、設置開始計時/ /停止計時、復位兩個按鈕停止計時、復位兩個按鈕4 4、顯示工作方式：用六位、顯示工作

2、方式：用六位BCDBCD七段數碼管顯示讀數。顯示格式：七段數碼管顯示讀數。顯示格式：擴展功能：擴展功能：按鍵消抖；選手時間分時顯示按鍵消抖；選手時間分時顯示 分 秒 0.01秒5系統組成（基本要求）系統組成（基本要求）使能控制計數器石英振蕩器分頻器顯示控制開始/停止按鍵時間顯示復位按鍵6系統組成（擴展要求）系統組成（擴展要求）消抖電路計數器石英振蕩器分頻器顯示控制開始/復位按鍵時間顯示選手到終點計時存/取按鍵數據鎖存數據讀取7內部模塊內部模塊計數器計數器分頻器分頻器掃描顯示及譯碼控制掃描顯示及譯碼控制開始開始/停止使能控制停止使能控制清零控制清零控制 8提供的標準信號是48MHz 輸出二個信號

3、1KHz、100Hz分頻器模塊設計模塊設計 9123 4512 3 4 5 1 2clkinclkout10個個 主要語句：主要語句： if clkinevent and clkin = 1 then if cnt = 5 then cnt = 1; clkout =not clkout; else cnt = cnt + 1; end if; end if;例 if clkinevent and clkin=1 then if cnt=10 then cnt=1; else cnt=cnt+1;end if; end if;end process;clkmid=conv_std_logic_

4、vector(cnt,4);clkout=clkmid(3);分頻器實現原理分頻器實現原理10 計數器計數器單級計數器計數器級聯后模塊設計模塊設計 11級聯方式：同步級聯和異步級聯級聯方式：同步級聯和異步級聯 同步級聯原理圖：同步級聯原理圖：12異步級聯原理圖：異步級聯原理圖：13模塊設計模塊設計 譯碼顯示控制8位數碼管采用動態掃描方式數碼管為共陽數碼管G數碼管工作原理數碼管工作原理15顯示原理顯示原理掃描計數CLK數據選擇SEL(2:0)MH(3:0)ML(3:0)SH(3:0)SL(3:0)DS(3:0)CS(3:0)七段譯碼器SIG(3:0)SEG(6:0)G交通燈控制器綜合設計 設計一

5、個十字路口的交通燈控制電路； l 東西方向車道和南北方向車道兩條交叉道路上的車輛交替運行，每次通行時間都設為45秒，時間可設置修改；l 在綠燈轉為紅燈時，要求黃燈先亮5秒鐘，才能變換運行車道； l 黃燈亮時，要求每秒閃亮一次；l 每一種燈亮的時間用數碼管進行顯示 （采用倒計時法顯示）。 功能要求功能要求 系統組成系統組成分頻器分頻器到計時到計時計數器計數器信號燈信號燈轉換器轉換器東西方向東西方向信號燈信號燈南北方向南北方向信號燈信號燈 狀態圖狀態圖 真值表真值表 分頻電路設計 計數器設計 狀態轉換器設計 時間顯示器設計內部模塊內部模塊22 智力搶答器綜合設計智力搶答器綜合設計 編號編號為為1-

6、61-6的選手在規定的時間的選手在規定的時間內（內（1010秒）按秒）按鍵鍵搶答；搶答； 搶中編號鎖定顯示，其他無效；搶中編號鎖定顯示，其他無效； 主持按鍵控制清零和開始；主持按鍵控制清零和開始； 選手搶中后在規定的時間選手搶中后在規定的時間內（內（3030秒）答秒）答提提; ; 具有報警提示功能，分別提示搶答開始，有人具有報警提示功能，分別提示搶答開始，有人搶答，搶答時間到搶答，搶答時間到，答題，答題時間到時間到。報警延時學。報警延時學號號+500+500，單位，單位msms； 23基本功能基本功能24模塊組成模塊組成u 編碼鎖存器編碼鎖存器u 搶答定時器搶答定時器u 答題定時器答題定時器u

7、 報警延遲器報警延遲器u 多路選擇器多路選擇器u 掃描控制器掃描控制器25可編程實現原理框圖可編程實現原理框圖主持主持按鍵按鍵時鐘時鐘選手選手按鍵按鍵編碼編碼鎖存器鎖存器搶答搶答定時器定時器顯示顯示輸出輸出報警器報警器報警報警輸出輸出答題答題定時器定時器掃描掃描控制器控制器多路多路選擇器選擇器掃描掃描輸出輸出26模塊設計模塊設計u編碼鎖存器編碼鎖存器l 開始信號低電平有效開始信號低電平有效l 選手按鍵為負觸發選手按鍵為負觸發l 選手編碼輸出為七段顯示數碼信號，共陽管。選手編碼輸出為七段顯示數碼信號，共陽管。27u編碼鎖存器內部流程編碼鎖存器內部流程1START搶答時間到搶答時間到編編碼碼器器X

8、S(5:0)鎖鎖存存器器Q_ZQ(6:0)S(6:0)QZ選手輸入選手輸入開始與清零開始與清零搶中信號搶中信號SJD_QD搶中選手號碼搶中選手號碼選手號碼選手號碼28u編碼鎖存器內部流程編碼鎖存器內部流程2START時間到時間到鎖鎖存存編編碼碼XS(5:0)S(6:0)Q_Z選手輸入選手輸入開始與清零開始與清零搶中信號搶中信號SJD_QD搶中選手號碼搶中選手號碼或29模塊設計模塊設計u搶答定時器搶答定時器l 開始信號低電平有效開始信號低電平有效l 系統時鐘系統時鐘48MHz48MHzl 計時計時5 5秒，輸出數據數碼管顯示（共陽）秒，輸出數據數碼管顯示（共陽）30u搶答定時器內部流程搶答定時器

9、內部流程分分頻頻器器CLK倒倒計計數數器器1HzQ(40)STARTQZSJD_QD時間到時間到主持人主持人搶中搶中時間數據時間數據48MHz七七段段譯譯碼碼器器DOUT(6:0)31模塊設計模塊設計u答題定時器答題定時器l 模塊計時啟動信號模塊計時啟動信號QZQZ，來自編碼鎖存的搶中信號，來自編碼鎖存的搶中信號l 系統時鐘系統時鐘48MHz48MHzl 計時計時1010秒，輸出數據數碼管顯示（共陽）秒，輸出數據數碼管顯示（共陽）32u答提定時器內部流程答提定時器內部流程分分頻頻器器CLK倒倒計計數數器器1HzQ(90)QZSJD_DT時間到時間到搶中搶中時間數據時間數據48MHz七七段段譯譯

10、碼碼器器SOUT(6:0)33模塊設計模塊設計u報警延遲器報警延遲器l 系統時鐘系統時鐘48MHz48MHzl 報警源：報警源：startstart，qzqz，sjd_qdsjd_qd，sjd_dtsjd_dt。l 報警輸出報警輸出qzqz，每個源觸發低電平有效，持續，每個源觸發低電平有效，持續200ms200ms34報報警警觸觸發發STARTQZ搶中搶中SJD_QD 搶答時間到搶答時間到B_J報警輸出報警輸出開始開始延延遲遲計計時時器器SJD_DT 答題時間到答題時間到CLK 系統時鐘系統時鐘48MHZ48MHZBJu報警延遲器內部流程報警延遲器內部流程135u報警延遲器內部流程報警延遲器內

11、部流程2或與門與門報警輸出報警輸出BJQZSTART觸發觸發計數延時計數延時1 SJD_QDSJD_DTBJ1BJ2BJ3BJ4觸發觸發計數延時計數延時2 觸發觸發計數延時計數延時3 觸發觸發計數延時計數延時4 CLK36模塊設計模塊設計u多路選擇器多路選擇器l 數據輸入：搶中選手號碼，搶答計時，答題計時，數據輸入：搶中選手號碼，搶答計時，答題計時， 三個數據均是七段碼信號。三個數據均是七段碼信號。l 選擇控制：選擇控制：來自掃描輸出的兩位信號。來自掃描輸出的兩位信號。l 數據輸出：數碼管七位信號數據輸出：數碼管七位信號37模塊設計模塊設計u掃描控制器掃描控制器l 系統時鐘系統時鐘48MHz4

12、8MHzl 輸出掃描頻率控制在輸出掃描頻率控制在1KHZ100KHZ1KHZ100KHZ左右左右。38u掃描模塊內部流程掃描模塊內部流程分分頻頻器器CLK模模8計計數數器器48KHzS(2:0)48MHzCLK_100039系統圖系統圖加速度傳感器計步器綜合設計 （1）運用加速度傳感器、放大電路以及基于運用加速度傳感器、放大電路以及基于555定定時器的脈沖整形電路的相關原理，設計一個能夠檢測步時器的脈沖整形電路的相關原理，設計一個能夠檢測步頻加速信號，并將步頻加速信號轉換成脈沖信號的步頻頻加速信號，并將步頻加速信號轉換成脈沖信號的步頻脈沖產生電路。脈沖產生電路。（2）在步頻脈沖產生電路基礎之上

13、，設計基于）在步頻脈沖產生電路基礎之上，設計基于FPGA的數字系統，完成對步頻脈沖信號的計數及掃描的數字系統，完成對步頻脈沖信號的計數及掃描顯示。顯示。（3）傳感電路）傳感電路輸出脈沖高電平輸出脈沖高電平3V0.5V。（4）步頻計數范圍步頻計數范圍099循環計數，用兩個數碼管循環計數，用兩個數碼管掃描顯示。掃描顯示。任務與指標任務與指標系統組成系統組成 傳感電路（硬件）+ 計步器電路（HDL)加速度傳感電路硬件設計加速度傳感電路硬件設計原理圖加速度傳感電路硬件設計加速度傳感電路硬件設計PCB圖加速度傳感電路硬件設計加速度傳感電路硬件設計元器件清單 加速度傳感電路硬件設計加速度傳感電路硬件設計調

14、試波形計步器功能計步器功能FPGA程序設計程序設計系統模塊組成系統聯合調試系統聯合調試49 數字頻率計綜合設計數字頻率計綜合設計功能指標功能指標 1、被測輸入信號：方波 2、測試頻率范圍為：10Hz100MHz 3、量程分為三檔：第一檔：閘門時間為1S時，最大讀數為999.999KHz 第二檔：閘門時間為0.1S時，最大讀數為9999.99KHz 第三檔：閘門時間為0.01S時，最大讀數為99999.9KHz4、顯示工作方式：a、用六位BCD七段數碼管顯示讀數。 b、采用記憶顯示方法 c、實現對高位無意義零的消隱。 51u 頻率的概念頻率的概念u 頻率測量方法頻率測量方法u 設計方框圖設計方框

15、圖u 模塊設計模塊設計設計分析設計分析52頻率的概念頻率的概念 所謂所謂“頻率頻率”，就是周期性信號在單，就是周期性信號在單位時間位時間(1(1秒秒) )內變化的次數。若在一定的時內變化的次數。若在一定的時間間隔間間隔T T內計數，計得某周期性信號的重內計數，計得某周期性信號的重復變化次數為復變化次數為N N，則該信號的頻率可表達，則該信號的頻率可表達為：為：f = N / Tf = N / TTt53頻率測量方法頻率測量方法直接測量法直接測量法 被測被測信號信號輸入輸入閘門閘門計數器計數器放大整形放大整形時基信號時基信號發生器發生器門控門控電路電路TTNfx54TTNNffxx其中其中 xT

16、fNNN11ccffTT稱為稱為1誤差誤差稱為稱為標準頻率誤差標準頻率誤差直接測量法誤差直接測量法誤差 55周期測量法周期測量法 頻率測量方法頻率測量方法TCCXNTTxfxxTf/156ccxxTTNNTT周期測量法誤差周期測量法誤差 其中其中 xTfNNN11稱為稱為1誤差誤差ccCcffTT稱為稱為標準頻率誤差標準頻率誤差57被被測測信信號號輸輸入入設計方框圖設計方框圖閘門閘門計數器計數器放放大大整整形形門控電路門控電路石英石英振蕩器振蕩器鎖存器鎖存器分頻器分頻器閘門閘門選擇選擇掃描顯示掃描顯示控制子系統控制子系統( (顯示譯碼顯示譯碼掃描控制掃描控制) )閘門選閘門選擇開關擇開關Gat

17、eGateOverOver被被測測頻頻率率顯顯示示GATEGATECLEARCLEARLATCHLATCH58FINGATELATCHCLEAR1秒秒測頻時序關系測頻時序關系59l 分頻器的功能是產生所需閘門控分頻器的功能是產生所需閘門控制信號及掃描時鐘信號制信號及掃描時鐘信號l 提供的標準信號是提供的標準信號是48MHz l 輸出四個信號輸出四個信號1Hz，10Hz， 100Hz，1KHz u分頻器分頻器模塊設計模塊設計 60u閘門選擇器閘門選擇器 實現對輸入的幾個閘門信號的手動實現對輸入的幾個閘門信號的手動選擇選擇輸出被選中的閘門信號以及小數點輸出被選中的閘門信號以及小數點的控制信號的控制

18、信號DP1，DP2，DP3 模塊設計模塊設計 主要語句示例：主要語句示例：if se1 = 1 and se10 = 0 and se100= 0 then fref = f1hz; dp1= 0; dp2= 1; dp1= 1;61u測頻控制器測頻控制器 控制整個頻率計各模塊的工作時序控制整個頻率計各模塊的工作時序 產生閘門信號產生閘門信號Gate，鎖存信號，鎖存信號L Latch以及清零信號以及清零信號Reset 模塊設計模塊設計 主要語句示例：主要語句示例：if rising_edge(Bsignal) then G1=not G1;end if;if falling_edge(bsignal) thenG2=not G1;end if;gate=G1;latch=G2;62u頻率計數器頻率計數器單級計數器（單級計數器（十進制）十進制）計數器級聯后計數器級聯后模塊設計模塊設計 63級聯方式：同步級聯和異步級聯級聯方式：同步級聯和異步級聯 同步級聯