1、長沙理工大學(xué)數(shù)字電子技術(shù)基礎(chǔ)講稿第一章 數(shù)制和碼制教學(xué)目的：1. 了解幾種常用的數(shù)制.2. 掌握不同數(shù)制間的轉(zhuǎn)換.3. 掌握二進(jìn)制數(shù)運(yùn)算.4. 了解幾種常用的編碼.教學(xué)重點(diǎn)：幾種常用的數(shù)制、不同數(shù)制間的轉(zhuǎn)換及二進(jìn)制數(shù)的運(yùn)算.教學(xué)難點(diǎn)：不同數(shù)制間的轉(zhuǎn)換及二進(jìn)制數(shù)的運(yùn)算.教學(xué)課時(shí)：2課時(shí)教學(xué)內(nèi)容：1.1 概述(1). 模擬量·在時(shí)間上和數(shù)量上都是連續(xù)變化的物理量；·表示模擬量的信號(hào)叫模擬信號(hào)。例如熱電偶電壓信號(hào)；·工作于模擬信號(hào)下的電子線路模擬電路，例如放大器 (2). 數(shù)字量·在時(shí)間和數(shù)量上都是離散的物理量；·表示數(shù)字量的信號(hào)叫數(shù)字信號(hào)。例如：記

2、錄生產(chǎn)零件數(shù)·工作于數(shù)字信號(hào)下的電子線路數(shù)字電路，例如計(jì)數(shù)器 數(shù)字信號(hào)是一種脈沖信號(hào)(Pulse Signal)。脈沖信號(hào)具有邊沿陡峭、持續(xù)時(shí)間短的特點(diǎn)。廣義講，凡是非正弦信號(hào)都稱為脈沖信號(hào)。 數(shù)字信號(hào)有兩種傳輸波形，一種稱為電平型，另一種稱為脈沖型。 電平型數(shù)字信號(hào)是以一個(gè)時(shí)間節(jié)拍內(nèi)信號(hào)是高電平還是低電平來表示“1”或“0”，而脈沖型數(shù)字信號(hào)是以一個(gè)時(shí)間節(jié)拍內(nèi)有無脈沖來表示“1”或“0”， 如圖1 - 1所示。 圖 1 - 1 數(shù)字信號(hào)的傳輸波形(a) 電平型信號(hào)； (b) 脈沖型信號(hào)1.2 幾種常用的數(shù)制 數(shù)制：是指多位數(shù)碼中每一位的構(gòu)成方法及低位向相鄰高位的進(jìn)位規(guī)則。常用進(jìn)制：

3、 十進(jìn)制：由0、19十個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢十進(jìn)一，計(jì)數(shù)基數(shù)為10，其按權(quán)展開式例如：。 二進(jìn)制：由0、1兩個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢二進(jìn)一，計(jì)數(shù)基數(shù)為2，其按權(quán)展開式為例如：。 八進(jìn)制：由0、17八個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢八進(jìn)一，計(jì)數(shù)基數(shù)為8，其按權(quán)展開式為例如：。 十六進(jìn)制：由0、19、A（10）、B（11）F（15）十六個(gè)數(shù)碼組成，進(jìn)位規(guī)則是逢十六進(jìn)一，計(jì)數(shù)基數(shù)為16，其按權(quán)展開式例如：。1.3 不同數(shù)制間的轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換成二進(jìn)制的方法：整數(shù)部分除以2，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部分乘以2，取整數(shù)，讀數(shù)順序從上至下。例如：。十進(jìn)制轉(zhuǎn)換成八進(jìn)制的方法：整數(shù)部分除以8，取余數(shù)，讀數(shù)順序從

4、下往上；小數(shù)部分乘以8，取整數(shù)，讀數(shù)順序從上至下。 例： (27.125)10(33.1)8 。 十進(jìn)制轉(zhuǎn)換成十六進(jìn)制的方法：整數(shù)部分除以16，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部分乘以16，取整數(shù)，讀數(shù)順序從上至下。 例如： 。 二進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將二進(jìn)制數(shù)按權(quán)展開后，按十進(jìn)制數(shù)相加。【例】 將二進(jìn)制數(shù)(11001101.11)2 轉(zhuǎn)換為等值的十進(jìn)制數(shù)。 解:二進(jìn)制數(shù)(11001101.11)2 各位對(duì)應(yīng)的位權(quán)如下: 位權(quán):27 26 25 24 23 22 21 20 2-1 2-2 二進(jìn)制數(shù):1 1 0 0 1 0 1. 1 1  等值十進(jìn)制數(shù)為: 27+26+23+22+

5、20+2-1+2-2=128+64+8+4+1+0.5+ 0.25=（205.75)10 例如：八進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將八進(jìn)制數(shù)按權(quán)展開后，按十進(jìn)制數(shù)相加。 例如：(33.1)8 = 3×81 + 3×80 + 3×8-1 = (27.125)10 。十六進(jìn)制轉(zhuǎn)換成十進(jìn)制的方法：將十六進(jìn)制數(shù)按權(quán)展開后，按十進(jìn)制數(shù)相加。 例如： 。二進(jìn)制轉(zhuǎn)換成八進(jìn)制的方法：以小數(shù)點(diǎn)為分界，整數(shù)部分向左、小數(shù)部分向右，每3位為一位，不足3位的補(bǔ)0，然后將每個(gè)三位二進(jìn)制數(shù)都用相應(yīng)的一位八進(jìn)制數(shù)取代。 例如：.【例】 將二進(jìn)制數(shù)（10111011.1011）2 轉(zhuǎn)換為八進(jìn)制數(shù)。 解：

6、轉(zhuǎn)換過程如下: 二進(jìn)制數(shù)： 八進(jìn)制數(shù)： 2 7 3. 5 4 因此，對(duì)應(yīng)的八進(jìn)制數(shù)為(273.54)8 .八 二轉(zhuǎn)換 以小數(shù)點(diǎn)為分界，將每位八進(jìn)制數(shù)分別用相應(yīng)的三位二進(jìn)制數(shù)取代。 【例】將八進(jìn)制數(shù)(361.72)8 轉(zhuǎn)換為二進(jìn)制數(shù)。 解:轉(zhuǎn)換過程如下: 八進(jìn)制數(shù)： 3 6 1. 7 2 二進(jìn)制數(shù)：因此，對(duì)應(yīng)的二進(jìn)制數(shù)為(11110001.11101)2 例如：（33.1)8 （011 011 . 001）2二 十六轉(zhuǎn)換將二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)時(shí)，整數(shù)部分自右往左每四位一組，最后剩余不足四位時(shí)在左面補(bǔ)0；小數(shù)部分自左往右每四位一組，最后剩余不足四位時(shí)在右面補(bǔ)0；然后將每個(gè)四位二進(jìn)制數(shù)都用相應(yīng)的

7、一位十六進(jìn)制數(shù)取代。 二進(jìn)制數(shù)： 十六進(jìn)制數(shù)： E B D. A 因此，對(duì)應(yīng)的十六進(jìn)制數(shù)為（EBD.A）16十六 二轉(zhuǎn)換 以小數(shù)點(diǎn)為分界，將每位十六進(jìn)制數(shù)分別用相應(yīng)的四位二進(jìn)制數(shù)取代。 【例】 將十六進(jìn)制數(shù)(1C9.2F)16 轉(zhuǎn)換為二進(jìn)制數(shù)。 解：轉(zhuǎn)換過程如下: 十六進(jìn)制數(shù)： 1 C 9. 2 F 二進(jìn)制數(shù)： 因此，對(duì)應(yīng)的二進(jìn)制數(shù)為(111001001.00101111)2 1.4 二進(jìn)制數(shù)運(yùn)算1.4.1 二進(jìn)制數(shù)運(yùn)算的特點(diǎn)二進(jìn)制數(shù)碼: 表示數(shù)值大小數(shù)值運(yùn)算（即算術(shù)運(yùn)算） 例 1010 0110 10000 表示不同的邏輯狀態(tài)邏輯運(yùn)算（按某種因果關(guān)系）。幾個(gè)概念：原碼：二進(jìn)制數(shù)碼的最高位增加

8、符號(hào)位的數(shù)碼. 0正 ，1負(fù) 例：(11011001)2= -89， (01011001)2=+89反碼：二進(jìn)制數(shù)碼按位取反得到的數(shù)碼。 例：補(bǔ)碼：（1） 正數(shù)的補(bǔ)碼與原碼相同； 例：（10011）補(bǔ)= 010011 （2）負(fù)數(shù)的補(bǔ)碼等于它的反碼加1。例：（-10011）補(bǔ)=101101 原碼： 反碼： 補(bǔ)碼： 補(bǔ)碼的補(bǔ)碼為原碼：表2.15三種不同的三位二進(jìn)制正、負(fù)數(shù)表示法十進(jìn)制數(shù)二進(jìn)制數(shù)原碼反碼補(bǔ)碼-81000-7111110001001-6111010011010-5110110101011-4110010111100-3101111001101-2101011011110-1100111

9、101111-0100011110000+00000000010001000100012001000100010300110011001140100010001005010101010101601100110011070111011101111.5 幾種常用的編碼碼制：為了便于記憶和查找，在編制代碼時(shí)所遵循的規(guī)則。二-十進(jìn)制編碼： 用四位二進(jìn)制數(shù)中的任意十種組合來表示一位十進(jìn)制數(shù)，又稱 BCD碼。常用的BCD碼有：8421碼、余3碼、循環(huán)碼、余3循環(huán)碼、2421碼、5421碼和 5211碼等等，如表1-1所示：表1-1 幾種常用的十進(jìn)制代碼第二章 邏輯代數(shù)基礎(chǔ)教學(xué)目的：1. 掌握邏輯代數(shù)中的三

10、種基本運(yùn)算.2. 掌握基本公式和常用公式.3. 掌握基本定理.4. 掌握邏輯函數(shù)及其表示方法.5. 掌握邏輯函數(shù)的化簡方法.6. 掌握具有無關(guān)項(xiàng)的邏輯函數(shù).教學(xué)重點(diǎn)：邏輯函數(shù)的基本公式和常用公式，邏輯函數(shù)的表示方法及其化簡方法.教學(xué)難點(diǎn)：最小項(xiàng)的定義與性質(zhì)，邏輯函數(shù)的表示方法及其化簡方法.教學(xué)課時(shí)：6課時(shí)教學(xué)內(nèi)容：2.2 邏輯代數(shù)中的三種基本運(yùn)算1. 與、或、非的定義如圖2-1所示，以開關(guān)A、B的狀態(tài)作為條件，閉合表示條件具備，斷開表示條件不具備 ；以指示燈Z的狀態(tài)作為結(jié)果，燈亮表示結(jié)果發(fā)生，燈不亮表示結(jié)果不發(fā)生。圖2-1 指示燈控制電路與：只有決定事情發(fā)生的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生，又

11、稱邏輯乘。或：只要決定事情發(fā)生的全部條件至少具備一個(gè)時(shí)，結(jié)果就發(fā)生，又稱邏輯加。非：條件具備時(shí)，結(jié)果不發(fā)生，條件不具備時(shí)，結(jié)果一定發(fā)生，又稱邏輯求反。2與、或、非的真值表 表2-1 與的真值表 表2-2 或的真值表 表2-3 非的真值表 3與、或、非的邏輯運(yùn)算符號(hào) 與： “ ” 或者省略。如：Z=A B 或者 Z=AB； 或：“+” 。如： Z=A+B； 非：變量上方的“ ”表示。如： 。4與、或、非的邏輯符號(hào)圖2-2 與、或、非的邏輯符號(hào)5復(fù)合邏輯運(yùn)算：與非、或非、與或非、異或、同或 與非的邏輯運(yùn)算符號(hào) ： 表2-4 與非的真值表 圖2-3 與非的邏輯符號(hào) 或非的邏輯運(yùn)算符號(hào)： 表2-5 或

12、非的真值表 圖2-4 或非的邏輯符號(hào) 與或非的邏輯運(yùn)算符號(hào)是 ： 圖2-5 與或非的邏輯符號(hào) 表2-6 與或非的真值表 異或運(yùn)算的定義是輸入相異，輸出為1；輸入相同，輸出為0。其邏輯運(yùn)算符號(hào)是。 表2-7 異或的真值表 圖2-6 異或的邏輯符號(hào) 同或運(yùn)算的定義是輸入相同，輸出為1；輸入相異，輸出為0。其邏輯運(yùn)算符號(hào)是 。表2-8 同或的真值表 圖2-7 同或的邏輯符號(hào) 2.3 邏輯代數(shù)的基本公式、常用公式1. 18個(gè)基本公式2. 5個(gè)常用公式 2.4 邏輯代數(shù)的基本定理 代入定理：在任何一個(gè)含有變量A的邏輯等式中，若以一函數(shù)式取代該 等式中所有A的位置，該等式仍然成立。 反演定理：在一個(gè)邏輯式

13、中,若將其中所有的“+”變成“·”，“·”變成“+”，“ 0”變成“1”， “1”變成“0”，原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反邏輯式，記作：。注意：a）運(yùn)算的優(yōu)先順序。b）不是單個(gè)變量上的非號(hào)應(yīng)保留不變。例2-1 試用反演定理求函數(shù)式 的反邏輯式。 解： 對(duì)偶式：在一個(gè)邏輯式 中,若將其中所有的“+”變成“·”，“·”變成“+”，“ 0”變成“1”， “1”變成“0”，所得函數(shù)式即為原函數(shù)式的對(duì)偶式，記作：。 對(duì)偶定理：若兩個(gè)函數(shù)式相等，那么它們的對(duì)偶式也相等。 例2- 2 試求函數(shù)式 的對(duì)偶式。 解：2.5 邏輯函數(shù)及其表

14、示方法 邏輯函數(shù)：當(dāng)輸入變量取值確定之后，輸出變量取值便隨之而定。因此， 輸出變量和輸入變量之間是一種函數(shù)關(guān)系。 邏輯函數(shù)的表示方法：邏輯真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾 圖和硬件描述語言。1. 邏輯函數(shù)的表示方法（1）邏輯真值表：由輸出變量取值與對(duì)應(yīng)的輸入變量取值所構(gòu)成的表格。 列寫方法是： a) 找出輸入、輸出變量，并用相應(yīng)的字母表示； b)邏輯賦值。 c)列真值表。例：三人表決電路，當(dāng)輸入變量A、B、C中有兩個(gè)或兩個(gè)以上取值為1時(shí)，輸 出為1；否則，輸出為0。 表2-9 三人表決電路的真值表（2）邏輯函數(shù)式 邏輯函數(shù)式：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等

15、邏輯運(yùn)算符號(hào)連接起來的式子，又稱函數(shù)式或邏輯式。 例如：三人表決電路的邏輯函數(shù)式：（3）邏輯圖 邏輯圖：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、 非等邏輯符號(hào)表示出來的圖形。 三人表決電路的邏輯圖： 圖2-8 三人表決電路的邏輯圖2邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表 函數(shù)式 a) 找出真值表中使函數(shù)值為1的輸入變量取值； b）每個(gè)輸入變量取值都對(duì)應(yīng)一個(gè)乘積項(xiàng)，變量取值為1，用原變量表示， 變量取值為0，用反變量表示。 c) 將這些乘積項(xiàng)相加即可。（2）函數(shù)式 真值表 首先在表格左側(cè)將個(gè)不同輸入變量取值依次按遞增順序列出來，然后將每組輸入變量取值代入函數(shù)式，并將得到的函數(shù)

16、值對(duì)應(yīng)地填在表格右側(cè)即可。（3）函數(shù)式邏輯圖 將函數(shù)式轉(zhuǎn)換成邏輯圖的方法：從輸入到輸出分別用相應(yīng)的邏輯符號(hào)取代函數(shù)式中的邏輯運(yùn)算符號(hào)即可。（4）邏輯圖函數(shù)式 將邏輯圖轉(zhuǎn)換成函數(shù)式的方法：從輸入到輸出分別用相應(yīng)的邏輯運(yùn)算符號(hào)取代邏輯圖中的邏輯符號(hào)即可。3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式（1）最小項(xiàng)和的形式 最小項(xiàng)：設(shè)m為包含n個(gè)因子的乘積項(xiàng)，且這n個(gè)因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個(gè)最小項(xiàng)。 n變量共有 個(gè)最小項(xiàng)。 最小項(xiàng)的編號(hào)規(guī)則：使最小項(xiàng)m值為1 的輸入變量取值所對(duì)應(yīng)的十進(jìn)制數(shù)即為該最小項(xiàng)的編號(hào)，記作。表2-10 三變量的最小項(xiàng)編號(hào)表最小項(xiàng)的性質(zhì)： a)對(duì)應(yīng)任意一

17、組輸入變量取值，有且只有一個(gè)最小項(xiàng)的值為1； b)任意兩個(gè)最小項(xiàng)的乘積為0； c)全體最小項(xiàng)之和為1； d)具有邏輯相鄰性的兩個(gè)最小項(xiàng)相加，可合并為一項(xiàng)，并消去一對(duì)不同因子。將函數(shù)式化成最小項(xiàng)和的形式的方法為： 先將邏輯函數(shù)式化為若干乘積項(xiàng)之和的形式，該函數(shù)式中的每個(gè)乘積項(xiàng)缺哪個(gè)因子，就乘以該因子加上其反變量，展開即可。例2-3 將函數(shù)式化成最小項(xiàng)和的形式。解：2.5.4邏輯函數(shù)形式的變換1邏輯函數(shù)式的八種類型 與-或式、與非-與非式、或-與非式、或非-或式、與或非式、與非-與式、或-與式、或非-或非式。與或式與非-與非式：將與或式兩次求反，并用一次摩根定理即可。例2-5 試將函數(shù)式轉(zhuǎn)換成與非

18、-與非式。解： 與或式與或非式：先將與或式化成最小項(xiàng)和的形式，然后直接寫成除了這些最小項(xiàng)編號(hào)以外的那些編號(hào)的最小項(xiàng)的或非形式。例2-6 試將函數(shù)式轉(zhuǎn)換成與或非式。解：2.6 邏輯函數(shù)的化簡方法2.6.1 公式化簡法： 是指熟練運(yùn)用所學(xué)基本公式和常用公式，將一個(gè)函數(shù)式化成最簡形式。 與或式最簡形式的標(biāo)準(zhǔn)是：該與或式中包含的乘積項(xiàng)的個(gè)數(shù)不能再減少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也不能再減少。常用公式化簡法：并項(xiàng)法、吸收法、消因子法、消項(xiàng)法、配項(xiàng)法。 并項(xiàng)法：例如： 吸收法：例如： 消因子法： 例如： 消項(xiàng)法：和例如： 配項(xiàng)法：或例如： 2.6.2 卡諾圖化簡法1變量的卡諾圖：將 n變量的全部最小項(xiàng)各用

19、一個(gè)小方塊表示，使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來，所得圖形稱為n變量的卡諾圖。 圖2-9 二變量卡諾圖 圖2-10 三變量卡諾圖 圖2-11 四變量卡諾圖 圖2-12 五變量卡諾圖2邏輯函數(shù)式和卡諾圖之間的相互轉(zhuǎn)換 函數(shù)式轉(zhuǎn)換成卡諾圖：首先將該函數(shù)式化成最小項(xiàng)和的形式；然后將該函數(shù)式中包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，其余位置處填0。 例2-7 試畫出邏輯函數(shù)的卡諾圖。解： 由卡諾圖寫函數(shù)式的方法：將卡諾圖中所有填1的小方塊所表示的最小項(xiàng)相加即可得到相應(yīng)的函數(shù)式。 例2-8 卡諾圖如圖2-13所示，要求寫出其函數(shù)式。圖2-13 例2-8的卡諾圖解：3一般邏輯函數(shù)的卡諾圖化

20、簡 卡諾圖化簡法：是指利用卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡。（1）合并最小項(xiàng)規(guī)則 a)具有邏輯相鄰性的2個(gè)最小項(xiàng)相加，可合并為1項(xiàng)，消去1對(duì)不同因子，保留公共因子。 b)具有邏輯相鄰性的4個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去2對(duì)不同因子，保留公共因子。 c)具有邏輯相鄰性的8個(gè)最小項(xiàng)相加，且組成矩形組，可合并為1項(xiàng)，消去3對(duì)不同因子，保留公共因子。 d)具有邏輯相鄰性的個(gè)最小項(xiàng)相加，且組成矩形組，可合并為一項(xiàng)，消去n對(duì)不同因子，保留公共因子。 兩個(gè)相鄰最小項(xiàng)的合并四個(gè)相鄰最小項(xiàng)的合并八個(gè)相鄰最小項(xiàng)的合并 卡諾圖化簡步驟：首先用卡諾圖表示邏輯函數(shù)；然后選擇化簡后的乘積項(xiàng)。 選擇原則為： a)

21、應(yīng)包含該邏輯函數(shù)的全部最小項(xiàng)。 即：把具有邏輯相鄰性的最小項(xiàng)分成若干個(gè)矩形組，每個(gè)矩形組包含2n個(gè)最小項(xiàng)（n=0,1,-），最小項(xiàng)可重復(fù)包圍，但每個(gè)矩形組都要有新的最小項(xiàng)。 b) 所選擇的可合并的最小項(xiàng)矩形組數(shù)目應(yīng)盡可能少。 c) 所選擇的可合并的最小項(xiàng)矩形組應(yīng)包含盡可能多的最小項(xiàng)。例2-9用卡諾圖法化簡函數(shù) 。 解：2.7 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡 無關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)統(tǒng)稱為無關(guān)項(xiàng)。 約束：指具體的邏輯問題對(duì)輸入變量取值所加的限制。 約束項(xiàng)：不允許出現(xiàn)的輸入變量取值所對(duì)應(yīng)的最小項(xiàng)。例如：一臺(tái)電動(dòng)機(jī)，有三種工作狀態(tài)：正轉(zhuǎn)、反轉(zhuǎn)和停止。 如果用A=1表示正轉(zhuǎn)，則A=0表示不正轉(zhuǎn)；如果用B=

22、1表示反轉(zhuǎn)，則B=表示不反轉(zhuǎn)；如果用C=1表示停止，則C=0表示不停止。當(dāng)A、B、C取值為100、010和001時(shí)，分別表示電動(dòng)機(jī)處于正轉(zhuǎn)、反轉(zhuǎn)和停止?fàn)顟B(tài)；而當(dāng)A、B、C取值為000、011、101、110和111對(duì)應(yīng)的最小項(xiàng)即為約束項(xiàng)。 約束條件：可以用全部約束項(xiàng)之和等于0表示。任意項(xiàng)：是指在某些輸入變量取值下，函數(shù)值是0還是1都不影響電路的邏輯 功能，這些輸入變量取值所對(duì)應(yīng)的最小項(xiàng)稱為任意項(xiàng)。具有無關(guān)項(xiàng)的邏輯函數(shù)的卡諾圖化簡步驟是： a) 用卡諾圖表示具有無關(guān)項(xiàng)的邏輯函數(shù)； b) 選擇化簡后的乘積項(xiàng)。 用卡諾圖表示具有無關(guān)項(xiàng)的邏輯函數(shù)的方法是：將函數(shù)式中所包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1

23、，無關(guān)項(xiàng)位置處填×，其余位置處填0。 選擇化簡后的乘積項(xiàng)的原則：有利于化簡的×，當(dāng)作1處理；不利于化簡的×，當(dāng)作0處理。例2-10 試用卡諾圖法化簡具有無關(guān)項(xiàng)的邏輯函數(shù)：解：第三章 門電路教學(xué)目的：1. 正確理解TTL的門電路結(jié)構(gòu)、工作原理、邏輯功能和主要參數(shù)。2. 熟練掌握其外部特性及特點(diǎn)，并從輸入特性、輸出特性、電壓傳輸特性、速度、功耗、抗干擾能力、帶負(fù)載能力對(duì)電路進(jìn)行比較，以便為實(shí)際使用這些器件打下必要的基礎(chǔ)。3. 正確理解COMS的門電路結(jié)構(gòu)、工作原理、邏輯功能和主要參數(shù)。教學(xué)重點(diǎn)：1. 半導(dǎo)體器件的開關(guān)特性：重點(diǎn)講述各種器件的導(dǎo)通和截止條件與特點(diǎn)。2.

24、TTL反相器的結(jié)構(gòu)和原理：重點(diǎn)講述典型結(jié)構(gòu)和定性分析方法。3. TTL反相器的電壓傳輸特性：重點(diǎn)講述各種特性含義、相關(guān)參數(shù)和應(yīng)用背景。4. TTL反相器的靜態(tài)輸入和輸出特性：重點(diǎn)講述各種特性的含義、相關(guān)參數(shù)和應(yīng)用背景。5. 其他邏輯功能的TTL門：重點(diǎn)講述各種門電路的功能及其電氣特性方面與TTL反相器的相同和不同之處。教學(xué)難點(diǎn)：1. 半導(dǎo)體器件的結(jié)構(gòu)和特性曲線：主要講述各種器件的外部特性和主要參數(shù)。2. TTL反相器的原理：主要講述根據(jù)三極管的開關(guān)條件與特點(diǎn)進(jìn)行定性分析的方法。3. TTL反相器的電壓傳輸特性：結(jié)合TTL反相器的結(jié)構(gòu)理解各種特性，在此基礎(chǔ)上講述相關(guān)參數(shù)。4. TTL反相器的靜態(tài)

25、輸入和輸出特性：結(jié)合TTL反相器的結(jié)構(gòu)理解各種特性，在此基礎(chǔ)上講述相關(guān)參數(shù)。5. TTL反相器的動(dòng)態(tài)特性：主要講述相關(guān)概念以及對(duì)于應(yīng)用的影響，不必講述過細(xì)。教學(xué)課時(shí)：6課時(shí)教學(xué)內(nèi)容：3.2 半導(dǎo)體二極管門電路1. 二極管與門 與門：實(shí)現(xiàn)與運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示，只要輸入A、B當(dāng)中有一個(gè)為低電平時(shí)，則其支路中二極管導(dǎo)通，使輸出端F為低電平。只有A、B全為高電平時(shí)，輸出端F才為高電平。當(dāng)A 、B、F為高電平時(shí)用邏輯1表示，低電平時(shí)則用邏輯0表示。真值表為：ABF000010100011其邏輯表達(dá)式為2. 二極管或門 或門：實(shí)現(xiàn)或運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。輸入A、B當(dāng)中只要

26、有一個(gè)為高電平時(shí)，則其支路中二級(jí)管導(dǎo)通，使輸出端F為高電平。只有A、B全為低電平時(shí)，輸出端F才為低電平。 真值表為：ABF000011101111邏輯表達(dá)式為：。3. 三極管非門電路 非門：實(shí)現(xiàn)非運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。當(dāng)輸入A為低電平時(shí)，三極管截止，輸出F為高電平，輸入A為高電平時(shí)，三極管飽和，輸出F為低電平。邏輯表達(dá)式F= 。3.3 CMOS門電路3.3.2 CMOS反相器利用PMOS管和NMOS管兩者特性能相互補(bǔ)充的特點(diǎn)而做成的互補(bǔ)對(duì)稱MOS反相器，簡稱CMOS反相器，如圖示。一、 工作原理 VI=VIL=0時(shí)，TLPPTOÏVO=VOHVDD VI=VIH=VD

27、D時(shí)，TLÏTOPPVO=VOL0特點(diǎn)：TL和TO總是一個(gè)導(dǎo)通一個(gè)截止，靜態(tài)電流極小，功耗低。 二、 CMOS反相器的主要特性 1電壓傳輸特性和電流傳輸特性假設(shè)： VDD>VGS（th）N+|VGS（th）P| VGS（th）N= |VGS（th）P| TL和TO具有相同的Ron和Roff 工作區(qū)：OVI<VGS(th)NTLPPTOÏVO=VDD iD0：VGS(th)N<VI<VO-VGS(th)N iD TLPPTOPVOVDD所以下降:VO-VGS(th)NVI<VO|VGS(th)P|時(shí) iD TLPTOPVO急劇變化IV：VO|VG

28、S(th)P|VI<VDD|VGS(th)P| iD TLPTOPPVO0但略大于0：VDD|VGS(th)P|VIVDDTLÏTOPP，VO=VOLiD0 特點(diǎn)：靜態(tài)功耗極低； 抗干擾能力強(qiáng)； 電源利用率高，且有較大的允許范圍； 輸入阻抗高，帶負(fù)載能力強(qiáng)； 電壓傳輸特性接近理想開關(guān)。 2. 輸入特性和輸出特性 3. CMOS反相器的動(dòng)態(tài)特性 3.3.5 其他類型的 CMOS邏輯門電路 一、CMOS與非門、或非門1 與非門 A B 0 0 T1´T2´T3üüT4üü Y=1 Ro=Ron3/Ron4=Ron /20

29、1 T1üüT2´T3´T4üü Y=1 Ro=Ron4=Ron 1 0 T1´T2üüT3üüT4´ Y=1 Ro=Ron3=Ron1 1 T1üüT2üüT3´T4´ Y=0 Ro=Ron1+Ron2=2Ron結(jié)論: Y是A、B的與非； A、B的狀態(tài)決定Ro的大小，相差4倍； 輸入端數(shù)使VOL（由于多個(gè)串聯(lián)） 輸入端數(shù)使VOH（由于多個(gè)并聯(lián)） 輸入端狀態(tài)不同，電壓傳輸特性也有所不同。2 或非門 A B 0 0 T

30、1´T2´T3üüT4üü Y=1 Ro=Ron3+Ron4=2Ron0 1 T1´T2üüT3üüT4´ Y=0 Ro=Ron2=Ron 1 0 T1üüT2´T3´T4üü Y=0 Ro=Ron1=Ron1 1 T1üüT2üüT3´T4´ Y=0 Ro=Ron1/Ron2=Ron/2帶緩沖級(jí)的與非門（實(shí)用產(chǎn)品，如4000系列） 增加緩沖器的好處： 輸出

31、電阻、輸出高低電壓以及電壓傳輸特性都不再受輸入端狀態(tài)的影響。 電壓傳輸特性的轉(zhuǎn)折區(qū)變得更陡了。 注意邏輯功能的變化：.二、 CMOS傳輸門 （1）電路結(jié)構(gòu) （2）原理當(dāng)C=0時(shí)，只要0VIVDD ,則T1ÏT2ÏÞTGÏ（高阻抗>109）當(dāng)C=1時(shí), 0<VI<VDD-VGS(th)NTN導(dǎo)通 |VGS(th)P|<VI<VDD TP導(dǎo)通 TGP （低阻<103）由于T1T2結(jié)構(gòu)的對(duì)稱性, 即D和S可互易使用ÞTG是雙向的傳輸門高低電平傳輸如圖3-5-11 。（3）應(yīng)用可組成各種復(fù)雜的邏輯電路。如數(shù)據(jù)選擇器、

32、寄存器、觸發(fā)器、計(jì)數(shù)器等； 雙向模擬開關(guān)：傳輸連續(xù)變化的模擬信號(hào)，如CD4066； 多路模擬開關(guān)：在A/D轉(zhuǎn)換電路中處理多路模擬信號(hào)。 如：CD4051 8選1模擬開關(guān)（雙向） CD4052 雙4選1模擬開關(guān)（雙向） CD4053 三2選1模擬開關(guān)（雙向） CD4067 16選1模擬開關(guān)（雙向）三、 CMOS三態(tài)門應(yīng)用: 總線結(jié)構(gòu) 數(shù)據(jù)雙向傳輸四、漏極開路輸出門電路（OD門）CMOS還有漏極開路門電路（OD門）優(yōu)點(diǎn)： 1.可實(shí)現(xiàn)電平轉(zhuǎn)換 2.提高帶負(fù)載能力 3.實(shí)現(xiàn)“線與”功能。 3.3.6 CMOS電路的正確使用一、輸入端的靜電保護(hù) 在存貯和運(yùn)輸CMOS器件時(shí)不要使用易產(chǎn)生靜電高壓的化工材料

33、和化纖織物包裝，最耗采用金屬屏蔽層作包裝材料； 組裝調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺(tái)面等良好接地。必要時(shí)帶防靜電手鐲； 不用的輸入端不應(yīng)懸空。 二、輸入端加過流保護(hù) 輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串進(jìn)保護(hù)電阻； 輸入端接有大電容時(shí)，應(yīng)在輸入端與電容之間接入保護(hù)電阻； 輸入端接長線時(shí)，應(yīng)在門電路的輸入端接入保護(hù)電阻。/因長線上不可避免地伴有分布電容、分布電感，信號(hào)突變時(shí)可能產(chǎn)生正、負(fù)振蕩的脈沖。根據(jù)經(jīng)驗(yàn)：RP=VDD/1mA，且當(dāng)長度大于10米后，每增加10米，RP的值應(yīng)增加1K。集成邏輯門多余輸入端的處理:一般不讓多余的輸入端懸空，以防引入干擾信號(hào)，尤其對(duì)CMOS器件

34、輸入端懸空可能因柵極感應(yīng)靜電電壓而將管子擊穿損壞。所以在帶載能力允許的情況下，一般均可把多余的輸入端和該電路的輸入信號(hào)并接使用，以增加邏輯可靠性，如圖示。 3.3.7 CMOS數(shù)字集成電路的各種系列 已生產(chǎn)的標(biāo)準(zhǔn)化、系列化產(chǎn)品： 4000系列 HC/HCT系列：為高速CMOS系列 AHC/AHCT：為改進(jìn)的高速CMOS系列 VHC/VHCT LVC： 為低壓CMOS系列 ALVC： 為改進(jìn)的低壓CMOS系列3.5 TTL門電路一、 TTL與非門的工作原理1. TTL與非門的典型電路2.工作原理當(dāng)輸入端A、B、C中，只要有一個(gè)輸入信號(hào)為低電平0.3V時(shí)，則相對(duì)的發(fā)射結(jié)導(dǎo)通，使T1管的基極電位被箝

35、制到1V，T2管截止，故T4也截止。T3、D4管導(dǎo)通，輸出高電平即輸入端A、B、C中至少有一個(gè)為低電平時(shí)，輸出端F為高電平。當(dāng)輸入端A、B、C全為高電平，T1管的基極電位升高，T1管的集電結(jié)、T2和T4管的發(fā)射結(jié)正向偏置而導(dǎo)通，致使T3管微導(dǎo)通，D4管截止。即輸入端全為高電平時(shí)，輸出端為低電平。所以該門是一個(gè)與非門。分析計(jì)算： （1）任一A、B、C=VIL=0.3VÞVB1=0.3+0.7=1.0vT2ÏT1PPVces1=0.1V VB2=VIL+Vces1=0.4vT2ÏT4ÏT3PVO=VOH VO=VCCVR2VBE3VD450.70.7=3.6

36、v（2）A=B=C=VIH=3.6VÞVB1=VBC1+VBE2+VBE4=2.1V,T2PPT4PPT3ÏT1倒置 VO=VOL=VCES40.3V（3）由（1）（2）可見，。二、 TTL與非門的電壓傳輸特性及抗干擾能力 1. 電壓傳輸特性 電壓傳輸特性分為四個(gè)區(qū)段：截止區(qū)、線性區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。2. 抗干擾能力 TTL與非門在實(shí)際應(yīng)用時(shí)，輸入端有時(shí)會(huì)出現(xiàn)干擾電壓疊加在輸入信號(hào)上。當(dāng)干擾電壓VN超過一定數(shù)值時(shí)就會(huì)破壞與非門輸出的邏輯狀態(tài)。通常把不會(huì)破壞與非門輸出邏輯狀態(tài)所允許的干擾電壓值叫做抗干擾能力。干擾電壓亦稱噪聲，抗干擾能力也稱噪聲容限。抗干擾能力分為輸入低電平抗

37、干擾能力VNL和輸入高電平的抗干擾能力VNH。低電平的抗干擾能力為：VNL越大，表明TTL與非門輸入低電平時(shí)抗正向干擾的能力越強(qiáng)。高電平的抗干擾能力為：VNH越大，表明 TTL與非門輸入高電平時(shí)抗負(fù)向干擾的能力越強(qiáng)。三、 TTL與非門的電氣性能1. TTL與非門的輸入特性 輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線 ，如圖示：2. TTL與非門的輸出特性 輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。(1)輸出為低電平時(shí)的輸出特性曲線：(2)輸出為高電平時(shí)的輸出特性曲線：3. 帶負(fù)載能力負(fù)載能力是指輸出端所能驅(qū)動(dòng)同類門的最大能力，稱為扇出系數(shù)，以N0來表示。拉電流負(fù)載增加會(huì)使與非門的輸出

38、高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。與非門的扇出系數(shù)N0取決于輸出低電平時(shí)所能驅(qū)動(dòng)的同類門的個(gè)數(shù) 。通常 。 例3-1在圖示電路中，試計(jì)算G1最多可以驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。要求G1輸出的高、低電平滿足， 。解：首先計(jì)算保證時(shí)可以驅(qū)動(dòng)的門電路數(shù)目N1。其次，再計(jì)算保證 時(shí)能驅(qū)動(dòng)的負(fù)載門數(shù)目N2。所以扇出系數(shù) N = 10。四、 TTL與非門動(dòng)態(tài)特性1.平均傳輸延遲時(shí)間：輸出電壓由高電平變?yōu)榈碗娖綍r(shí)的傳輸延遲時(shí)間是稱為導(dǎo)通傳輸延遲時(shí)間；輸出電壓由低電平變?yōu)楦唠娖綍r(shí)的傳輸延遲時(shí)間是稱為截止傳輸延遲時(shí)間。通常把二者平均值稱作平均傳輸延遲時(shí)間，以表示。2. 動(dòng)態(tài)尖峰電流與非門從導(dǎo)

39、通狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)或從截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)，在這個(gè)轉(zhuǎn)換過程中，都會(huì)出現(xiàn)T3、T4兩管瞬間同時(shí)導(dǎo)通，這瞬間的電源電流比靜態(tài)時(shí)的電源電流要大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流，如圖示。3.3.5 其它類型的TTL門電路 1TTL或非門 ABABA+B2TTL異或門 一、集電極開路輸出的門電路（OC門） 實(shí)現(xiàn)線與： 可同時(shí)實(shí)現(xiàn)電平轉(zhuǎn)換； 驅(qū)動(dòng)高壓大電流負(fù)載。 1. OC門外接 負(fù)載電阻的計(jì)算2. OC門的應(yīng)用(1)實(shí)現(xiàn)與或非邏輯關(guān)系(2)實(shí)現(xiàn)電平轉(zhuǎn)換(3)用作驅(qū)動(dòng)器用OC門來驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻RL由指示燈來代替，指示燈的一端與OC門的輸出相連

40、，另一端接上電源即可。如電流過大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮琛?二、三態(tài)輸出門電路（TS門） （1）實(shí)現(xiàn)：加控制端和控制電路，使輸出有三個(gè)狀態(tài)：VOH、VOL、高阻 EN=1D×Y= （此時(shí)輸出只有VOH、VOL兩種狀態(tài)）EN=0Þ DVC2 1V（鉗位）、T3× P=0T2×T4×Þ ro（高阻態(tài)）（2）應(yīng)用 總線結(jié)構(gòu) 數(shù)據(jù)雙向傳輸3.5.6 TTL數(shù)字集成電路的各種系列174H系列 (高速TTL) 為提高開關(guān)速度和減少傳輸延時(shí)，有兩項(xiàng)改進(jìn)：輸出級(jí)采用了達(dá)林頓管（降低了輸出電阻，提高了拉電流的負(fù)載能力，尤其是加速了對(duì)負(fù)載電容的充電速度

41、。）將所有電阻阻值降低了一半（縮短了上升和下降時(shí)間，加速三極管開關(guān)速度。）優(yōu)點(diǎn)：速度較快(6ns) ；缺點(diǎn)：增加了電路的靜態(tài)功耗。 274S系列(肖特基TTL) 74系列和74H系列飽和型邏輯門，飽和截止； 74S系列采用了三項(xiàng)措施提高開關(guān)速度：采用肖特基三極管（抗飽和三極管）SBD特點(diǎn)： VOn0.4V; trr很小，開關(guān)速度快; 生產(chǎn)工藝與TTL兼容。肖特基三極管特點(diǎn)：飽和深度淺，工作速度高。采用小的電阻； 如圖用有源電路T6、R6、R3代替R3有源諧放回路：（a）縮短門電路的傳輸延遲時(shí)間；（b）改善了門電路的傳輸特性。優(yōu)點(diǎn)： 速度很快(34ns)； 傳輸特性好缺點(diǎn)： 功耗大(電阻小)；

42、VOL較高(可達(dá)0.5V)374LS系列(肖特基TTL)·理想門電路速度快，功耗低 ·功耗一延遲積（pd積）：延遲和功耗的乘積·74LS系列實(shí)現(xiàn)了速度快，功耗低的要求如圖,措施如下： 大幅提高電阻值，降低功耗； 將R5從接地改接到輸出端，降低了T3導(dǎo)通時(shí)R5的功耗； 采用肖特基三極管和有源泄放電路以提高工作速度； 將輸入端多發(fā)射極三極管改用SBD，提高了工作速度； 增加了D3、D4，提高了放電速度。 優(yōu)點(diǎn)：功耗極低（是74H和74S的1/10，是74系列的1/5； pd積很低（速度與74系列相當(dāng)） 4其它類型TTL系列介紹74AS系列（先進(jìn)的肖特基系列）(速度最快

43、,tpd=1.5ns,但功耗大,20mW) 74ALS系列（先進(jìn)的低功耗肖特基系列）(速度很快,tpd=4ns,功耗極低,1mW)3.8 TTL門驅(qū)動(dòng)CMOS門 （自學(xué)）當(dāng)TTL電路和CMOS電路相連接時(shí)，必須考慮它們之間電流驅(qū)動(dòng)能力及高、低電平的配合等接口技術(shù)問題。當(dāng)TTL門驅(qū)動(dòng)CMOS門時(shí)，可能出現(xiàn)TTL門輸出高電平低于CMOS門要求輸入高電平的值，所以，常用TTL OC門作為接口電路，其輸出端上拉電阻R必須接到CMOS門的正電源VDD上，如圖示。 也可采用緩沖變換器加在TTL門與CMOS門中間，以實(shí)現(xiàn)電平轉(zhuǎn)換如圖示。 第四章 組合邏輯電路教學(xué)目的：1. 熟練掌握組合邏輯電路的分析方法。2

44、. 熟練掌握組合邏輯電路的設(shè)計(jì)方法。3. 通過對(duì)中規(guī)模集成電路的設(shè)計(jì)實(shí)例，如譯碼器、編碼器、加法器、數(shù)據(jù)選擇器及數(shù)據(jù)分配器的應(yīng)用，來加深對(duì)一些常用的中規(guī)模集成電路的理解。4. 正確理解常用中規(guī)模組合邏輯電路的邏輯功能，工作原理及使用中的有關(guān)問題，學(xué)會(huì)使用手冊(cè)，借助組手冊(cè)解決使用電路組件的問題。教學(xué)重點(diǎn)： 1. 組合邏輯電路的分析方法。2. 組合邏輯電路的設(shè)計(jì)方法。3. 編碼器的概念和電路框圖，注意講解普通編碼器和優(yōu)先編碼器的區(qū)別，講解典型電路74LS148。4. 譯碼器的概念和電路框圖，講解典型電路74LS138，講述譯碼器實(shí)現(xiàn)組合邏輯函數(shù)的方法。5. 加法器的功能框圖及其應(yīng)用，注意串行和并行

45、加法器的特點(diǎn)。6. 數(shù)值比較器：重點(diǎn)講述功能框圖與使用方法，注意講述功能擴(kuò)展方法。教學(xué)難點(diǎn)：1. 組合邏輯電路的設(shè)計(jì)方法：注意結(jié)合實(shí)例講述一般設(shè)計(jì)步驟。2. 編碼器具體電路，注意講述電路框圖及其應(yīng)用方法，避開內(nèi)部結(jié)構(gòu)。3. 譯碼器的各種具體電路，注意講述電路框圖及其應(yīng)用方法，避開內(nèi)部結(jié)構(gòu)。4. 超前進(jìn)位加法器的進(jìn)位構(gòu)成原理和四位數(shù)值比較器擴(kuò)展輸入端的用法。教學(xué)課時(shí)：8課時(shí)教學(xué)內(nèi)容：4.1 概述數(shù)字電路 ：組合邏輯電路 時(shí)序邏輯電路組合電路特點(diǎn)： 任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)。邏輯功能的描述：分為邏輯圖描述、邏輯函數(shù)式描述和直值表描述。4.2 組合邏輯電路的分析方法

46、分析目的： 找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，了解其邏輯功能。 分析步驟： 電路邏輯函數(shù)式 化簡 邏輯函數(shù)式真值表 邏輯函數(shù)式、真值表【例4-1】試分析如圖所示電路的邏輯功能，并指出該電路的用途。 邏輯函數(shù)式真值表ABF000011101110邏輯功能：顯然邏輯功能是“異或”功能 例4-2試分析圖4-2所示電路的邏輯功能，并指出該電路的用途。 圖4-2 例4-2的邏輯圖解：1. 由邏輯圖，寫函數(shù)式：2. 化簡得：3. 列真值表：設(shè)計(jì)：根據(jù)邏輯功能的要求及器件資源情況，設(shè)計(jì)出實(shí)現(xiàn)該功能的最佳電路。器件資源：SSI門電路、MSI器件、可編程邏輯器件采用SSI的組合邏輯電路設(shè)計(jì) 最簡原則：

47、·所用器件數(shù)最少 ·器件的種類最少 ·器件間的連線最少。設(shè)計(jì)步驟：一、進(jìn)行邏輯抽象（將因果關(guān)系Þ邏輯函數(shù)）1分析事件因果關(guān)系，確定輸入變量和輸出變量（原因輸入，結(jié)果輸出）2定義邏輯狀態(tài)的含意（0？1？，也叫邏輯狀態(tài)賦值）3根據(jù)因果關(guān)系，列出真值表二、寫出邏輯函數(shù)式三、選定器件類型（SSI？MSI？與非門？或非門）四、化簡或變換形式（根據(jù)所用門的類型）五、畫出邏輯圖 注意：并不是每個(gè)設(shè)計(jì)都需要所有的步驟，如 設(shè)計(jì)要求本身就是真值表形式，不必邏輯抽象 邏輯關(guān)系非常簡單，不需要真值表 實(shí)際設(shè)計(jì)項(xiàng)目還必須包括所選器件的管腳連接，PCB設(shè)計(jì)等。例4-3用SSI設(shè)計(jì)

48、組合邏輯電路設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，共有三種正常工作狀態(tài)：紅、綠或黃加綠燈亮；其它五種亮燈狀態(tài)為故障。正常工作狀態(tài)R A GR A GR A G故障狀態(tài)R A GR A GRA GR A GR A G邏輯抽象取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用R、A、G表示，亮?xí)r為1，不亮?xí)r為0。取故障信號(hào)為輸出變量，以Y表示，正常工作下Y為0，發(fā)生故障時(shí)為1。列出真值表邏輯真值表RAGY00010010010101101000101111011111邏輯函數(shù)式由真值表可得 AGR000111100100110111化簡 用0化簡可得到最簡與或非表達(dá)式

49、畫出邏輯圖1G&Y³11&AR&最簡與或的邏輯圖1G1AR1&Y³1最簡與或非的邏輯圖例4-4設(shè)計(jì)一個(gè)三變量的多數(shù)表決電路。當(dāng)輸入變量中有兩個(gè)或兩個(gè)以上同意時(shí)，提議被通過；否則，提議不被通過。解：1.進(jìn)行邏輯抽象：2.寫出邏輯函數(shù)式：3.選定器件類型為小規(guī)模集成電路的設(shè)計(jì)。 4.化簡得：5.畫邏輯圖：4.3 若干常用的組合邏輯電路4.3.1 編碼器1.普通編碼器（不允許兩個(gè)或兩個(gè)以上的輸入有效）編碼：在選定的一系列二進(jìn)制數(shù)碼中，賦予代碼特定含義的過程。編碼器：執(zhí)行編碼功能的電路。 由真值表可得： ABCDY1Y0100000010001001010000111 如果任