1、第一章 數和編碼第一節 數制及其轉換一、數字信號(Analog Signal)與模擬信號(Digital Signal)我們日常生活中接觸的數據有兩種：模擬數據和數字數據。模擬數據(Analog Data)是由傳感器采集得到的連續變化的值，例如溫度、壓力，以及目前在電話、無線電和電視廣播中的聲音和圖像。 數字數據(Digital Data)則是模擬數據經量化后得到的離散的值，例如在計算機中用二進制代碼表示的字符、圖形、音頻與視頻數據。目前，ASCII美國信息交換標準碼(American Standard Code for Information Interchange)已為ISO國際標準化組織

2、和CCITT國際電報電話咨詢委員會所采納，成為國際通用的信息交換標準代碼，使用7位二進制數來表示一個英文字母、數字、標點或控制符號；圖形、音頻與視頻數據則可分別采用多種編碼格式。 1、模擬信號與數字信號 不同的數據必須轉換為相應的信號才能進行傳輸：模擬數據一般采用模擬信號，例如用一系列連續變化的電磁波(如無線電與電視廣播中的電磁波)，或電壓信號(如電話傳輸中的音頻電壓信號)來表示；數字數據則采用數字信號，例如用一系列斷續變化的電壓脈沖(如我們可用恒定的正電壓表示二進制數1，用恒定的負電壓表示二進制數0)，或光脈沖來表示。 當模擬信號采用連續變化的電磁波來表示時，電磁波本身既是信號載體，同時作為

3、傳輸介質；而當模擬信號采用連續變化的信號電壓來表示時，它一般通過傳統的模擬信號傳輸線路(例如電話網、有線電視網)來傳輸。 當數字信號采用斷續變化的電壓或光脈沖來表示時，一般則需要用雙絞線、電纜或光纖介質將通信雙方連接起來，才能將信號從一個節點傳到另一個節點。 2、模擬信號與數字信號之間的相互轉換 模擬信號和數字信號之間可以相互轉換：模擬信號一般通過PCM脈碼調制(Pulse Code Modulation)方法量化為數字信號，即讓模擬信號的不同幅度分別對應不同的二進制值，例如采用8位編碼可將模擬信號量化為28=256個量級，實用中常采取24位或30位編碼；數字信號一般通過對載波進行移相(Pha

4、se Shift)的方法轉換為模擬信號。 計算機、計算機局域網與城域網中均使用二進制數字信號，目前在計算機廣域網中實際傳送的則既有二進制數字信號，也有由數字信號轉換而得的模擬信號。但是更具應用發展前景的是數字信號。二、數制（Numeration System）對于日常生活中的數值，必須有一個約定俗成的寫法和讀法，數值的這一約定俗成的寫法和讀法叫數制。常用的數制是進位計數制，簡稱進位制，即按進位方式實現計數的制度。進位計數制包括兩個基本的因素：基數和位權。基數：是計數制中所用到的數碼的個數。基數為N的計數制中，包含0，1，N-1等數碼，進位規律是“逢N進一”，每個數位計滿N就向高位進1。位權：在

5、一個進位計數制表示的數中，處在不同數位的數碼，代表著不同的數值，某一個數位的數值是由這一位數碼的值乘上處在這位的一個固定常數。不同數位上的固定常數稱為位權值，簡稱位權。所以一個數的值為基數乘以位權的累加和。1、二進制（Binary）采用“逢十進一”的計數制為十進制（Decimal），同樣采用“逢二進一”的計數制為二進制。在計算機中常采用的進位計數制有二進制、八進制（Octal）和十六進制（Hexadecimal）。二進制中基數只有兩個：0和1。二進制的運算規則是：加法：0+0=0 0+1=1 1+0=1 1+1=10 乘法：0*0=0 0*1=0 1*0=0 1*1=1 八進制的基數為：0，1

6、，7十六進制的基數為：0，1，9，A，B，C，D，E，F為了區分各種進制通常采用：（10）2，（10）10，（10）8，（10）16或（10）B， （10）D ，（10）O ，（10）H 2、數制轉換十進制和二進制之間的轉換：二進制轉換十進制（1011.101）2 =（11.625）10 ，（1011.101）2 =1*23 + 0*22 + 1*21 + 1*20 + 0*2-1 + 1*2-2 + 1*2-3=8 + 0 + 2 + 1 + 0.5 + 0 + 0.125=11.625整數十進制轉換二進制：采用除2倒排余數例 （13）10 =（1101）22 132 6 12 3 01 1

7、 10 1小數十進制轉換二進制：采用乘2取進位例 （0.6875）10 =（0.1011）2 06875 * 2 = 1.375 = 1 + 0.3750.375 * 2 = 0.75 = 0 + 0.750.75 * 2 = 1.5 = 1 + 0.5 0.5 * 2 = 1 = 1 + 0因為余數為0.0，運算結束二進制轉換八進制、十六進制由于十六進制數可以用四位二進制數表示，所以二進制數轉換十六進制數時，只需把二進制數四位一組，直接轉換即可。同理，十六進制數轉換成二進制數也只需把每一位十六進制數直接轉換成四位二進制數即可。（10000110001.1011）2 =（2061.54）8 =

8、（431.B）16第二節 真值與機器數一、真值帶有正負符號的二進制數稱真值。X = +1011 Y = -0010二、機器數把真值的“+”，“-”機器化，即用“0”表示“+”，用“1”表示“-”，這樣的數稱為機器數，這種數據表示法便于在計算機中表示。X = 01011 Y = 10010三、原碼原碼是一種機器數的表示法。它約定：對于一個正數，用“0”表示它的符號，后面的數值部分就是它的二進制數；對于一個負數，用“1”表示它的符號，后面的數值部分就是它的二進制數。 X原 = 01011 Y原 = 10010四、反碼反碼是一種機器數的表示法。它約定：對于一個正數，用“0”表示它的符號，后面的數值部

9、分就是它的二進制數；對于一個負數，用“1”表示它的符號，后面的數值部分就是它的二進制數（即原碼）逐位變反（即“0” 變“1” ，“1”變“0” ）。X反 = 01011 Y反 = 11101五、補碼（Complement）補碼是一種機器數的表示法。它約定：對于一個正數，用“0”表示它的符號，后面的數值部分就是它的二進制數；對于一個負數，用“1”表示它的符號，后面的數值部分就是它的二進制數（即原碼）逐位變反，然后加1。 X補 = 01011 Y補 = 11110對負的補碼進行還原的時候仍然采用數值位逐位變反，然后加1的方法。第三節 編碼與基本邏輯運算一、常見編碼1、8421碼8421碼是一種用二

10、進制表示十進制的編碼方式，由于是用四位二進制數表示一個十進制數，二進制數的四個位權是8、4、2、1，因此得名。8421碼的編碼范圍是：00001001。2、2421碼2421碼也是一種用二進制表示十進制的編碼方式，但二進制數的四個位權是2、4、2、1，通常2421碼的編碼形式是對9互補，2421碼的編碼范圍是：00000100，10111111。3、余3碼在8421碼的基礎上，逐個數加3。8421碼和2421碼的編碼方式與他們的位權有關，所以統稱為有權碼，而余3碼則是一種無權碼。余3碼的編碼范圍是：00111100。4、格雷碼（Gray Code）格雷碼是一種特殊的編碼形式，其特點是：任意兩個

11、相鄰的數，其格雷碼只有一位有差別。格雷碼是無權碼。二進制數轉換格雷碼的規則是：格雷碼的第i位（Gi）是二進制數的第i位（Bi）和第i+1位（Bi+1）的模2和 ,即 Gi = Bi Bi+1 ,如果Bi 為最高位，則Bi+1 =0。格雷碼轉換成二進制數的規則是：Bn = Gn ，Bn 和 Gn 分別表示二進制數和格雷碼的最高數和格雷碼的最高位；Bi = Bi+1 Gi 說明：模2加運算符號：“”， 模2加運算規則：0 0 = 0 0 1 = 1 1 0 = 1 1 1 = 0二進制8421碼2421碼余3碼格雷碼00000000000001110001001022001100113300010

12、010044101100101520111011063010101117401001000851100100196110110107111110115811101100691010110171011111081001111191000二、基本邏輯運算及其門電路1、與運算（邏輯乘）和與門（AND Gate）電路邏輯符號邏輯表達式：F=A·B（也記為F=AB）真值表 A B F 0 0 0 1 1 0 1 100012、或運算（邏輯加）和或門（OR Gate）電路邏輯符號邏輯表達式：F=A +B真值表 A B F 0 0 0 1 1 0 1 101113、非運算和非門（NOT Gate）

13、電路邏輯符號：邏輯表達式：F=真值表 A F 0 1 10三、TTL門電路1、 與非門（NAND Gate） 邏輯符號： 邏輯表達式：F= 真值表 A B F 0 0 0 1 1 0 1 111102、或非門（NOR Gate） 邏輯符號邏輯表達式：F=真值表 A B F 0 0 0 1 1 0 1 110003、異或門（Exclusive OR Gate）邏輯符號邏輯表達式：F= A B = B + A真值表 A B F 0 0 0 1 1 0 1 101104、同或門（Exclusive NOR Gate）邏輯符號邏輯表達式：F= A B = + AB真值表 A B F 0 0 0 1 1

14、 0 1 110015、三態門除了以上常見邏輯門以外，還有一種三態門。三態門有一個控制端，通過控制端可以使三態門的輸出狀態為：0態、1態和高阻態。下面是一個帶三態輸出的與非門電路。真值表CSA BL1 0 0 0 1 1 0 1 111100d d高阻四、正負邏輯問題正邏輯規定：高電平為邏輯1，低電平為邏輯0；負邏輯規定：高電平為邏輯0，低電平為邏輯1。因此正邏輯的與非運算和負邏輯的或非運算等效，正邏輯的與運算和負邏輯的或運算等效。第二章 邏輯代數及邏輯函數的化簡第一節 邏輯代數基礎一、邏輯代數(Boolean Algebra)一個非空集合連同若干個定義在該集合上的運算所組成的系統稱為代數系統

15、。1847年，英國數學家喬治布爾創立一個代數系統，此代數系統有一個非空集合，同時定義在此集合上的運算有三種，“ ” ，“+” ，“”（與、或、非），集合對于運算是封閉的，此代數系統稱為邏輯代數（又稱布爾代數）。1938年，克勞德香農將布爾代數應用于電話繼電器的開關電路，即集合為0，1，形成了二值布爾代數。數字邏輯就是研究這種二值布爾代數表示的電路開關關系。設某一邏輯網絡的輸入邏輯變量為A1，A2，An，輸出邏輯變量為F，當A1，A2，An，的取值確定后，F的值就被唯一確定下來，則稱F是A1，A2，An，的邏輯函數，記為：F=f（A1，A2，An）通常情況，邏輯函數有三種表示方法：邏輯表達式(L

16、ogical Expression)、真值表(Truth Table)和卡諾圖(Karnaugh Map)。邏輯表達式是由邏輯變量和“與”、“或”、“非”三種運算符所構成的算式，這是一種用公式表示邏輯函數的方法。 真值表是由邏輯變量的所有可能取值的組合及其對應的邏輯函數值所構成的表格，這是一種用表格表示邏輯函數的方法。卡諾圖是由表示邏輯變量的所有可能組合的小方格所構成的圖形。對于兩個函數：F=f（A1，A2，An）和 G=g（A1， A2， An）如果對應于A1， A2， An的任何一組取值，F和G的值都相同，則稱F=G，即這兩個函數相等。簡言之，如果F和G有相同的真值表，則F=G。二、邏輯代

17、數基本公式和規則1、基本公式邏輯函數與數學的函數一樣，只是函數值不是“1”就是“0”，運算只有與、或、非三種。和數學函數一樣，函數間也有相等的關系，對于邏輯函數相等，就是列出的真值表是相同的，即真值表相同的兩個函數一定相等。交換律： A B = B A A + B = B + A結合律： A （B C） = （A B） C A + （B + C） = （A + B） + C分配律： A （B + C） = AB + AC A + （B C） = （A+B） （A+C）吸收律： A + B = A + B A （ + B） = A B A + AB = A A （A + B） = A反演律（德

18、摩根律）： = + = 包含律： A B + C + BC = AB + C （A+B）（ + C）（B+C）=（A+B）（ + C）對合律： = A重疊律： A + A = A A A = A互補律： A = 0 + A = 10-1律： 0 A = 0 0 + A = A 1 A = A 1 + A = 12、邏輯代數規則代入規則：任何一個含有變量X的等式，如果將所有出現X的位置，都代之以一個邏輯函數F，此等式仍然成立。反演(Inversion)規則：當已知一個邏輯函數F，要求時，只要把F中所有的“ ”變成“+”，“+”變成“ ”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變

19、量變成原變量，即得 F 。對偶規則：當已知一個邏輯函數F，如果把F中所有的“ ”變成“+”，“+”變成“ ”，“0”變成“1”，“1”變成“0”，即得 F的對偶式F。第二節 邏輯函數化簡法一、邏輯函數的變換對于同一個函數常常有多種不同的寫法，這些不同的寫法之間的變化稱為邏輯函數的變換。邏輯函數的化簡是一種特殊的函數變換。二、“與或”式和“或與”式多個邏輯變量進行與運算我們稱之為與項，多個邏輯變量進行或運算我們稱之為或項。幾個與項相或構成的式子我們稱之為與或式；幾個或項相與構成的式子我們稱之為或與式。由于函數有相等的關系，所以對于同一個函數來說，它可以有多種表示方式，其中最常見的函數表達方式是以

20、與或式的形式表示。對于任意一個與或式，一定有一個或與式和它對偶。三、最小項(Minterm)和最大項(Maxterm)對于n個變量的邏輯函數來說，它的與項如果包含n個文字，即每個變量以原變量或反變量的形式出現一次且僅出現一次，那么這個與項稱為該邏輯函數的最小項。對于n個變量的邏輯函數來說，它的或項如果包含n個文字，即每個變量以原變量或反變量的形式出現一次且僅出現一次，那么這個或項稱為該邏輯函數的最大項。四、公式法化簡函數的化簡是指把函數化為最簡的與或式，其判斷標準是：1、與項的個數最少2、每個與項中變量的個數最少例1L = AB + A + C + B + D + B + ADE（F+G） =

21、 A （B +）+ C + B + D + B + ADE（F+G）= A （B C）+ C + B + D + B + ADE（F+G） = A + C + B + D + B + ADE（F+G） = A + C + B + D + B = A + CD + C + B +D + B + BC= A + B +D + C例2F = （ + D）（ + D + A + G）（C + E）（ + G）（A + E + G） F = D + DAG + CE + G + AEG = D + CE + G + AEG = D + CE + G F= （ + D）（C + E）（ + G）五、卡諾圖

22、化簡法卡諾圖是邏輯函數的一種表示形式，由于一個邏輯函數一定可以寫成由若干個最小項構成的形式，并且一個邏輯函數化成的最小項表達式是唯一的，那么我們可以通過對相鄰最小項的合并，來完成函數的化簡。卡諾圖化簡法就是遵循這個原則。卡諾圖化簡法和公式化簡法在功能上的等效的，但是使用卡諾圖化簡法更直觀，更有利于初學者掌握。利用卡諾圖化簡的步驟：1、將邏輯函數寫成最小項表達式。2、畫出卡諾圖，在卡諾圖中填寫邏輯函數中出現的最小項。3、合并相鄰最小項成一個與項。4、將各個合并與項相或。合并最小項時注意：1、合并的最小項一定是2n 個最小項(形狀矩形)2、相鄰包括上下底邊相鄰，左右邊相鄰，四角相鄰3、同一小格可以

23、被多次合并，但每次合并時，一定要有一個小格沒有被合并過4、 合并的小格盡可能多，合并的項盡可能少。例1：F（A，B，C，D）=m（0，5，7，8，9，10，11，14，15）F = A + AC + B D + 例2：F（A，B，C，D）= m（0，1，5，7，8，11，14）+ d（3，9，12，15）F = D + + C D + ABC第三章 組合邏輯電路第一節 組合邏輯電路的分析一、邏輯電路邏輯電路分為組合邏輯電路(Combinational Logic Circuit)和時序邏輯電路(Sequential Logic Circuit)。組合邏輯電路是由門電路組合而成的邏輯電路，它的輸

24、出與當時的輸入邏輯狀態有關，而和電路過去的狀態無關。時序邏輯電路是由具有記憶能力的電路和門電路組成的邏輯網絡，它的輸出與當時的輸入邏輯狀態有關，而且和電路過去的輸入狀態有關。二、組合邏輯電路的分析步驟1、根據電路列出輸出端邏輯表達式2、化簡或變換邏輯表達式3、列出真值表4、指出電路的邏輯功能例1 邏輯表達式F = = · = (+AB)·(+AB) = + AB = A B真值表 A B F 0 0 0 1 1 0 1 11001功能：同或門等效電路。第二節 組合邏輯電路的設計一、組合邏輯電路的設計步驟：1、確定設計電路的輸入輸出變量2、根據輸入輸出的關系列出真值表3、根據

25、真值表得出函數的表達式，并對其進行化簡和變換4、根據表達式畫出電路圖例1設計一個四位二進制數轉格雷碼的電路。解：電路有四個輸入（X3 、X2 、 X1 、 X0）表示二進制數，四個輸出（Y3 、Y2 、 Y1 、Y0）表示格雷碼，根據它們的轉換關系列出真值表X3 X2 X1 X0Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00

26、1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0得到函數表達式Y3 = m（8，9，10，11，12，13，14，15）= X3Y2 = m（4，5，6，7，8，9，10，11）= X3 + X2 = X3 X2Y1 = m（2，3，4，5，10，11，12，13）= X2 + X1 = X2 X1Y0 = m（1，2，5，6，9，10，13，14）= X1 + X0 = X1 X0電路：例2設計一個四位二進制數轉格雷碼的電路。解：電路有四個輸入（X3 、X2 、 X1 、 X0）表示格雷碼，

27、四個輸出（Y3 、Y2 、 Y1 、Y0）表示二進制數，根據它們的轉換關系列出真值表X3 X2 X1 X0Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 10 1 1 00 1 0 00 1 0 11 1 1 11 1 1 01 1 0 01 1 0 11 0 0 01 0 0 11 0 1 11 0 1 0得到函數表達式Y3 =

28、m（8，9，10，11，12，13，14，15）= X3Y2 = m（4，5，6，7，8，9，14，15）=X3 + X2 = X3X2Y1 = m（2，3，4，5，8，9，14，15）= X1 +X2 + X3 + X3X2X1 = X3X2 X1Y0 = m（1，2，4，7，8，11，13，14） = X3X2X1 X0電路：第三節 競爭與冒險一、定義：同一門電路的不同輸入端的輸入信號不同時進入門電路的現象稱為競爭(Race)；由競爭產生的干擾現象稱為冒險(Hazard)。二、產生原因：由于門電路的延遲造成的。它分成靜態和動態。三、判斷方法：當電路中出現 F = A 或 F = A + 時

29、，出現競爭冒險。四、消去方法：增加冗余項。例如：F = A C + B 一定產生競爭冒險，改成 F = AC + B + AB第四節 常用邏輯功能器件一、譯碼器(Decoder)譯碼器是計算機常用的器件之一，其功能是將具有特定含義的二進制數進行辨別，并轉換成控制信號。在計算機中常用譯碼器實現對指令操作碼的譯碼工作和對存儲器單元地址的譯碼工作。譯碼器通常有可以分為兩種：一種是將一系列代碼轉換成與之一一對應的有效信號，另一種是將一種代碼轉換成另一種代碼。此處介紹的是第一種譯碼器。1、2-4譯碼器簡單2-4譯碼器電路圖邏輯函數表達式 F3 = A BF2 = A F1 = BF0 = 真值表 A B

30、 F3 F2 F1 F0 0 0 0 1 1 0 1 10 0 0 10 0 1 00 1 0 01 0 0 02、74LS138譯碼器74138電路圖請參考教材135頁圖4.2.3根據電路得出：設X = G1 ；當 G1=1 G2A=0 G2B = 0 時，74LS138工作。Y7 = Y6 = Y5 = Y4 = Y3 = Y2 = Y1 = Y0 = 在使用74LS138時注意：74LS138是一個38譯碼器它有三個引腳G1，G2A，G2B做片選，即當 G1G2AG2B =100時，74LS138工作。它是低電平有效，即總是一個輸出引腳為低電平，其他輸出引腳為高電平。輸入順序CBA。例如

31、CBA=011時，Y3 = 0 ，其他都為1。二、編碼器（Encoder）編碼器是計算機常用的器件之一，其功能是將一組數據信息轉換成一個特定的代碼。1、4-2 編碼器簡單4-2 編碼器電路圖邏輯函數表達式Y1 = I3I2I1I0 + I3Y0 =I1 + I3真值表 I3 I2 I1 I0 Y1 Y00 0 0 10 0 1 00 1 0 01 0 0 00 0 0 1 1 0 1 1 2、優先權（Priority）編碼器74148通過簡單的4-2 編碼器電路我們發現，如果在某時刻有多個輸入為1的時候，編碼器的輸出端就無法指示輸入方向，因此真正應用的編碼器必須帶有優先權，即優先權編碼器。所謂

32、優先權就是給每個輸入端設置一個權值，當有多個輸入出現時，輸出端指示輸入優先權最高的輸入方向。74148電路圖請參考教材129頁圖4.1.3根據電路圖得：A2 = EI + I7I6 I5I4A1 = EI + I7I6 + I7I6 + I7I6I3I2A0 = EI + I7 + I7I5 + I7I5I3+ I7I5I3I1EO= EI + + + + + + GS = EI + I7I6I5I4I3I2I1I0由此可知，EI是一個片選信號，EI=0，74LS148工作。當EI=0時，輸入端In中的一個為0，其他都為1時，GS=0，EO=1當 I7 = 0，其他端為1時， A2A1A0 =

33、 000當 I6 = 0，其他端為1時， A2A1A0 = 001當 I5 = 0，其他端為1時， A2A1A0 = 010當 I4 = 0，其他端為1時， A2A1A0 = 011當 I3 = 0，其他端為1時， A2A1A0 = 100當 I2 = 0，其他端為1時， A2A1A0 = 101當 I1 = 0，其他端為1時， A2A1A0 = 110當 I0 = 0，其他端為1時， A2A1A0 = 111當有多個輸入端為0時，輸出的結果以輸入端標號最大的為準，因此稱之為優先權編碼器。當 EI=0，輸入全1時，GS=1，ES=0，A2A1A0 = 111由于74LS148的輸入以0 為準，

34、輸入全1 是一種不工作的無效狀態，所以GS是74LS148的工作狀態標志，GS=1表示 74LS148非正常工作。EO是級聯端，如果兩片74LS148級聯工作，高位的EO連入低位的EI。三、數據分配器數據分配器是將一個數據源來的數據根據需要送到多個不同的通道上去，以實現數據分配功能的邏輯電路。通常，數據分配器是由譯碼器構成的。如圖是一個4線的數據分配器，它是由一個2-4譯碼器構成的。數據分配器事實上只有一個輸入X，而S1和S0是兩個控制端，通過S1和S0的情況來決定X的數據從哪一個輸出端輸出。F3 = X S1 S0；當S1S0 = 11時，F3 = X F2 = X S1；當S1S0 =10

35、時，F2 = X F1 = XS0；當S1S0 = 01時，F1 = X F0 = X；當S1S0 = 00時，F0 = X4路數據分配器四、數據選擇器（Multiplexer）74151數據選擇器是一種通過選擇，把多個數據源中的一個傳送到公共數據通道上，以實現數據選擇功能的邏輯電路，它與數據分配器正好相反。    74151是一個8路的數據選擇器（74151電路圖請參考教材145頁圖4.3.3）。根據電路得出：Y = CBA D7+CBD6+CAD5+CD4 +BA D3+BD2+AD1+D0此數據選擇器事實上有八個輸入，分別是D7、D6、D5、D4、

36、D3、D2、D1和D0，而C、B和A是控制端，通過控制端來決定Y將輸出哪一個輸入端的數據，而G是一個片選信號，由G的情況決定數據選擇器是否工作。當G=1時，Y=0，數據選擇器不工作；當G=0時，數據選擇器工作。五、數據比較器（Comparator）數據比較器是將兩個數據進行比較的邏輯電路。如圖是一個一位的數據比較器。它有兩個輸入和三個輸出，其中輸入端送入將進行比較的兩個數據，輸出端分別表示FA>B，FA=B， F A<B。六、加法電路1、半加器（Half Adder）S = = A· + B· = B + A = AB C=AB真值表A BC S0 00 11

37、01 10 00 10 11 02、全加器（Full Adder）Ci = Ai Bi +Ai Ci-1 +Bi Ci-1Si = Ai Bi Ci-1真值表Ai Bi Ci-1Ci Si 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 0 1 0 1 1 00 1 1 0 1 0 1 13多位數加法器串行進位加法器 通過對一位全加電路的學習我們知道，一位全加器有三個輸入（被加數、加數、低位向本位的進位）和兩個輸出（本位向高位的進位、和），如果要進行多位二進制數相加，則需要多個全加器，電路如下圖。   由圖可知，此種形式的

38、多位加法器要計算出每位向其高位的進位才能使加法器順利工作，而在實際情況中，我們常常只關心最高位的進位，那么能否有辦法解決這一問題呢？并行進位加法器對于在多位加法器中的某一個全加器來說，它的輸入分別可以記為Ai、Bi、Ci-1，輸出可以記為Si、Ci，那么全加器的電路就可以表示為： Si = AiBiCi-1  Ci = Ai·Bi + ( AiBi )·Ci-1  設Gi = Ai·Bi， Pi = AiBi 則  C0 = G0 + P0·C-1      C1

39、= G1 + P1·C0= G1 + P1 （G0 + P0·C-1 ）= G1 + P1G0 + P1P0C-1         C2 = G2 + P2G1 + P2P1G0 + P2 P1P0C-1         C3 = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2 P1P0C-1       

40、60;    由于C3的表達式與其他Ci無關，電路運算速度得到大幅提高，所以具有以上電路特點的多位加法器被稱為超前進位加法器（Carry Lookahead Adder），具體電路可參考教材160頁圖4.5.5，74283的電路圖。第四章 時序邏輯電路第一節 觸發器（Flip Flop）觸發器是一種有記憶功能的電子器件，它有兩個輸出端分別記為Q和，觸發器內部的反饋電路使得觸發器的兩個輸出總是保持相反的，即當 Q=0 時，則=1，當Q=1時，=0。當 Q=0 時稱觸發器處在“0”狀態，當 Q=1 時稱觸發器處在“1”狀態。通常，我們把觸發器由一種狀態變化成另一種狀態

41、的過程稱為觸發器的翻轉。觸發器翻轉前的狀態稱為現態，記為Q/Qn，觸發器翻轉后的狀態稱為次態，記為Qn+1。 在實際工作中，觸發器分為上升沿觸發的邊沿觸發器和下降沿觸發的主從觸發器。一、基本RS觸發器基本RS觸發器是一種最簡單的觸發器，熟練掌握基本RS觸發器的特點，有利于對其他類型的觸發器的理解。1、電路2、邏輯符號3、次態真值表R S Q nQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1dd0011014、觸發器次態方程Qn+1 = + RQ n = 0 說明：基本RS觸發器R稱為復位端，當R=0，觸發器狀態為0；S 稱為置位端，當S=0，觸發器狀態

42、為 1。二、標準RS觸發器標準RS觸發器是一種觸發器。在實際工作中，常要求觸發器在規定時刻按照各自輸入信號所決定的狀態同步觸發翻轉，因此基本RS觸發器就需要外加一個時鐘脈沖信號CP（Clock Pulse），以實現這一功能。  1、電路2、邏輯符號 3、次態真值表R S Q nQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011100dd4、觸發器次態方程Qn+1 = S + Q n RS = 0 5、觸發器狀態轉換圖 三、D觸發器D觸發器是一種常用觸發器。由于標準RS觸發器在工作過程中，當RS=11時，將出現無法預測觸發器次態的情

43、況，使得標準RS觸發器的應用范圍受到了限制，而D觸發器能夠有效的克服這一缺點。下面我們學習一下最基本的D觸發器的工作原理，由此引申出邊沿D觸發器的工作原理。（邊沿D觸發器的邏輯圖見教材189頁圖5.1.10）1、 電路2邏輯符號3、次態真值表D Q nQn+10 00 11 01 100114、觸發器次態方程Qn+1 = D5、觸發器狀態轉換圖四、JK觸發器JK觸發器也是一種常用觸發器，也可以克服標準RS觸發器缺點。下面我們學習一下最基本的JK觸發器的工作原理，由此引申出主從JK觸發器的工作原理。（主從JK觸發器的邏輯圖見教材193頁圖5.2.3）1、電路2、邏輯符號3、次態真值表J K Q

44、nQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1010011104、觸發器次態方程Qn+1 = J + Q5、觸發器狀態轉換圖 五、T觸發器 將JK觸發器的輸入端連在一起就構成T觸發器。1、次態真值表T Q nQn+10 00 11 01 101102、觸發器次態方程Qn+1 =T + Q = TQ3、觸發器狀態轉換圖第二節 同步時序邏輯電路的分析時序邏輯電路的特點是：電路在任何時刻產生的穩定輸出信號，不僅取決于該時刻的電路輸入信號，還取決于電路過去的輸入信號。因此，電路中不僅要有組合邏輯電路，還要有具有記憶功能的邏輯器件觸發器，由于觸發器的現態可以反

45、映電路過去的輸入情況，所以時序邏輯電路的特點可以簡單概括為：電路的輸出與該時刻的輸入和現態有關。 x Z 組合電路 y W 存儲電路 Z：表示時序電路的輸出；x：表示時序電路的輸入；W：表示時序電路的內部輸出；y：表示時序電路的內部輸入，即現態。時序邏輯電路寫成函數的形式可以寫為：Z = f(x,y)，稱為輸出函數W = g(x,y)，稱為激勵函數時序邏輯電路有可以分為：同步時序邏輯電路（Synchronous Sequential Logic Circuit）和異步時序邏輯電路（Asynchronous Sequential Logic Circuit）。一、同步時序邏輯電路的分析的步驟1、

46、列出電路中的輸出函數和激勵函數2、根據激勵函數列出觸發器的次態方程3、根據輸出函數和次態方程列出次態真值表4、根據次態真值表畫出電路的狀態圖和狀態表5、描述電路特征，說明功能二、例題例1模4可逆計數器 輸出函數：Z = Q1 Q0 激勵函數：J1 = K1 = X Q0 J0 = K0 = 1觸發器的次態方程：Q1n+1 = J1+ Q1= X Q0 Q1Q0n+1 = J0+ Q0= 次態真值表：X Q1 Q0Z Q1n+1 Q0n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 0 1 0 0 1 1 1 0 00 1 1 0 0 00 0 1