1、第第4 4章章 存儲子系統存儲子系統本章需解決的主要問題：本章需解決的主要問題：（1）存儲器如何存儲信息？）存儲器如何存儲信息？（2）在實際應用中如何用存儲芯片）在實際應用中如何用存儲芯片組成組成 具有具有一定容量的存儲器？一定容量的存儲器？1.1.存儲系統的層次結構存儲系統的層次結構2.2.存儲信息的原理（動態存儲信息的原理（動態RAMRAM、靜態、靜態RAMRAM、ROMROM）3.3.存儲系統的組織的角度，討論存儲系統的組織的角度，討論1 1）存儲器的邏輯設計）存儲器的邏輯設計2 2）主存與）主存與CPUCPU的連接的連接3 3）DRAMDRAM的刷新的刷新4.4.磁表面存儲器磁表面存儲

2、器5.5.光存儲器光存儲器6.6.提高存儲器系統性能的措施提高存儲器系統性能的措施4.1 4.1 概述概述一、一、 存儲系統的層次結構存儲系統的層次結構 存儲系統：容量大、速度快和成本存儲系統：容量大、速度快和成本低低 CPU CPU Cache Cache 主存主存 外存外存 但在同樣技術條件下三但在同樣技術條件下三者者往往相互制約、相互矛盾，難往往相互制約、相互矛盾，難以同時滿足高速度、大容量、以同時滿足高速度、大容量、低成本的要求。因此低成本的要求。因此，在一，在一個個存儲系統存儲系統常采用幾種不同的常采用幾種不同的存存儲器，儲器，構成多級存儲體系，構成多級存儲體系，滿滿足系統足系統的要

3、求。的要求。4.1 4.1 概述概述一一、存儲系統、存儲系統的的層次結構層次結構 高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度容量容量 價格價格 位位1. 存儲器三個主要特性的關系存儲器三個主要特性的關系CPUCPU主機主機4.1 4.1 概述概述一一、存儲系統、存儲系統的的層次結構層次結構 緩存緩存CPU主存主存輔存輔存 2. 2.緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次緩存緩存主存主存輔存輔存主存主存10 ns20 ns200 nsms（速度）（速度）（容量）（容量） 1 1、主存、主存儲器儲器（內存）（內存）

4、主要存放主要存放CPUCPU當前使用的程序和數據。當前使用的程序和數據。速度快速度快容量有限容量有限 2 2、輔、輔助助存存儲器儲器（外存）（外存）存放大量的后備程序和數據。存放大量的后備程序和數據。速度較慢速度較慢容量大容量大 3 3、高速緩沖存儲器、高速緩沖存儲器CacheCache存放存放CPUCPU在當前一小段時間內多次使用的程序和數在當前一小段時間內多次使用的程序和數據。據。 速度很快速度很快容量小容量小（1） 主存的基本組成主存的基本組成存儲體存儲體驅動器驅動器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR.地址總線地址總線數據總線數據總線讀讀寫寫 1 1、主存主存儲器儲

5、器（內存）（內存）（2） 主存和主存和 CPU 的聯系的聯系MDRMARCPU主主 存存讀讀數據總線數據總線地址總線地址總線寫寫 1 1、主存主存儲器儲器（內存）（內存）（3）基本概念）基本概念 1）位：二進制數的最基本單位，也是存儲器存儲）位：二進制數的最基本單位，也是存儲器存儲信息的最小單位。信息的最小單位。 2）存儲字：一個二進制數由若干位組成，當這個）存儲字：一個二進制數由若干位組成，當這個二進制數作為一個整體存入或取出時，這個數稱為存二進制數作為一個整體存入或取出時，這個數稱為存儲字。儲字。 3）存儲單元：存放存儲字或存儲字節的主存空間。）存儲單元：存放存儲字或存儲字節的主存空間。

6、4）地址：存儲單元的編號稱為地址。）地址：存儲單元的編號稱為地址。 5）地址編排方案：）地址編排方案： 存儲單元是存儲單元是CPU對主存可訪問對主存可訪問操作的最小存儲單位。操作的最小存儲單位。CPU訪存時有訪存時有字節編址字節編址和和字編字編址址兩種。兩種。 1 1、主存主存儲器儲器（內存）（內存）二、物理存儲器和虛擬存儲器二、物理存儲器和虛擬存儲器主存主存- -外存層次外存層次為為虛擬存儲虛擬存儲提供條件。提供條件。增大容量。增大容量。將主存空間與部分外存空間將主存空間與部分外存空間組成邏輯地址空間；組成邏輯地址空間； CPU CPU 主存主存 外存外存CPU CPU 主存主存 外存外存用

7、戶使用邏輯地址空間編程；用戶使用邏輯地址空間編程；操作系統進行有關程序調度、存儲空間分配、地操作系統進行有關程序調度、存儲空間分配、地址轉換等工作。址轉換等工作。三、存儲器的分類三、存儲器的分類1.1.物理存儲機制（存儲介質）物理存儲機制（存儲介質）（1 1）半導體存儲器）半導體存儲器利用雙穩態觸發器存儲信息利用雙穩態觸發器存儲信息（SRAMSRAM靜態存儲器靜態存儲器）。依靠電容存儲電荷存儲信息依靠電容存儲電荷存儲信息（DRAMDRAM動態動態存儲器）存儲器）。作主存、高速緩存。作主存、高速緩存。（2 2）磁表面存儲器）磁表面存儲器容量大，容量大，長期保存信息，長期保存信息，（3 3）光盤存

8、儲器）光盤存儲器利用磁層上不同方向的磁化區域表示信息。利用磁層上不同方向的磁化區域表示信息。速度慢。速度慢。非破壞性讀出，非破壞性讀出，作外存。作外存。速度慢。速度慢。利用光斑的有無表示信息。利用光斑的有無表示信息。容量很大，容量很大，非破壞性讀出，非破壞性讀出， 長期保存信息，長期保存信息，作外存。作外存。2.2.存取方式存取方式隨機存取：隨機存取：可按地址訪問存儲器中的任一單元，可按地址訪問存儲器中的任一單元，（1 1）隨機存取存儲器）隨機存取存儲器訪問時間與單元地址無關。訪問時間與單元地址無關。RAM:RAM:MROMMROM：可讀可寫可讀可寫ROM:ROM:只讀不寫只讀不寫PROMPR

9、OM：用戶不能編程用戶不能編程用戶可一次編程用戶可一次編程EPROMEPROM： 用戶可多次編程用戶可多次編程EEPROMEEPROM：用戶可多次編程用戶可多次編程存取周期存取周期或或讀讀/ /寫周期寫周期 （nsns）速度指標：速度指標：總線周期總線周期時鐘周期的若干倍時鐘周期的若干倍作主存、高速緩存。作主存、高速緩存。SRAM:SRAM:DRAM:DRAM:（2 2）順序存取存儲器（）順序存取存儲器（SAMSAM）訪問時讀訪問時讀/ /寫部件按順序查找目標地址，訪問時間寫部件按順序查找目標地址，訪問時間與數據位置有關。與數據位置有關。等待操作等待操作平均等待時間平均等待時間讀讀/ /寫操作

10、寫操作兩步操作兩步操作速度指標速度指標（msms）數據傳輸率數據傳輸率（字節（字節/ /秒）秒）（3 3）直接存取存儲器（）直接存取存儲器（DAMDAM）訪問時讀訪問時讀/ /寫部件先直接指向一個小區域，再在該寫部件先直接指向一個小區域，再在該區域內順序查找。訪問時間與數據位置有關。區域內順序查找。訪問時間與數據位置有關。三步操作三步操作定位（尋道）操作定位（尋道）操作等待（旋轉）操作等待（旋轉）操作讀讀/ /寫操作寫操作速度指標速度指標平均定位（平均尋道）時間平均定位（平均尋道）時間平均等待（平均旋轉）時間平均等待（平均旋轉）時間數據傳輸率數據傳輸率（msms）（msms）（位（位/ /秒）

11、秒）（1 1）主存）主存儲器儲器（內存）（內存）（2 2）輔）輔助助存存儲器儲器 （外存）（外存）（3 3）高速緩沖存儲器）高速緩沖存儲器CacheCache 3 3、主存儲器在系統的位置主存儲器在系統的位置(2) 存儲速度存儲速度四、存儲器系統的關鍵特性四、存儲器系統的關鍵特性 (1) 存儲容量存儲容量(3) 存儲器的存儲器的帶寬或帶寬或數據傳輸率數據傳輸率主存主存 存放二進制代碼的總數量存放二進制代碼的總數量 讀出時間讀出時間 寫入時間寫入時間 存儲器的存儲器的 訪問時間訪問時間 存取存取時間時間TA 存取存取周期周期TM 讀周期讀周期 寫周期寫周期 連續兩次獨立的存儲器操作連續兩次獨立的

12、存儲器操作（讀或寫）所需的（讀或寫）所需的 最小間隔時間最小間隔時間 位位/秒秒4.2 半導體存儲原理與存儲芯片半導體存儲原理與存儲芯片工藝工藝雙極型雙極型MOSMOS型型TTLTTL型型ECLECL型型速度很快、速度很快、功耗大、功耗大、容量小容量小電路結構電路結構PMOSPMOSNMOSNMOSCMOSCMOS功耗小、功耗小、 容量大容量大工作方式工作方式靜態靜態MOSMOS動態動態MOSMOS存儲信存儲信息原理息原理靜態存儲器靜態存儲器SRAMSRAM動態存儲器動態存儲器DRAMDRAM（雙極型、靜態（雙極型、靜態MOSMOS型）：型）： 依靠雙穩態電路內部交叉反饋的機依靠雙穩態電路內部

13、交叉反饋的機制存儲信息。制存儲信息。（動態（動態MOSMOS型）：型）： 依靠電容存儲電荷的原理存儲信息。依靠電容存儲電荷的原理存儲信息。功耗較大功耗較大, ,速度快速度快, ,作作CacheCache。功耗較小功耗較小, ,容量大容量大, ,速度較快速度較快, ,作主存。作主存。（靜態（靜態MOSMOS除外）除外）二、靜態二、靜態RAMRAM芯片（芯片（SRAMSRAM）1.1.靜態靜態MOSMOS存儲單元存儲單元1 1）組成）組成T1T1、T3T3：MOSMOS反相器反相器VccVcc觸發器觸發器T3T3T1T1T4T4T2T2T2T2、T4T4：MOSMOS反相器反相器T5T5T6T6T

14、5T5、T6T6：控制門管：控制門管Z ZZ Z：字線，：字線，選擇存儲單元選擇存儲單元位線，位線，完成讀完成讀/ /寫操作寫操作W WW WW W、W W：2 2）定義）定義“0 0”：T1T1導通，導通，T2T2截止；截止；“1 1”：T1T1截止，截止，T2T2導通。導通。（3 3）工作）工作T5T5、T6T6Z Z：加高電平，加高電平，高、低電平，寫高、低電平，寫0/10/1。（4 4）保持）保持只要電源正常，保證向導通管提供電流，便能維持一管導只要電源正常，保證向導通管提供電流，便能維持一管導通，另一管截止的狀態不變，通，另一管截止的狀態不變，稱稱靜態靜態。VccVccT3T3T1T

15、1T4T4T2T2T5T5T6T6Z ZW WW W導通，選中該單元。導通，選中該單元。寫入：寫入：在在W W、W W上分別加上分別加讀出：讀出：根據根據W W、W W上有無上有無電流，讀電流，讀0/10/1。Z Z：加低電平，加低電平， T5T5、T6T6截止，該單元未選中，保持原狀態。截止，該單元未選中，保持原狀態。靜態單元是非破壞性讀出，讀出后不需重寫。靜態單元是非破壞性讀出，讀出后不需重寫。地址端：地址端：（2 2）內部尋址邏輯）內部尋址邏輯21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0

16、A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）數據端：數據端： D3D3D0D0（入（入/ /出）出）控制端：控制端：片選片選CSCS= 0 = 0 選中芯片選中芯片= 1 = 1 未選中芯片未選中芯片寫使能寫使能WEWE= 0 = 0 寫寫= 1 = 1 讀讀電源、地電源、地尋址空間尋址空間1K1K，存儲矩陣分為，存儲矩陣分為4 4個位平面，每面個位平面，每面1K1K1 1位。位。2.SRAM2.SRAM存儲芯片存儲芯片例例.SRAM.SRAM芯片芯片21142114（1 1K

17、K4 4位）位）（1 1）外特性）外特性X0X0每面矩陣排成每面矩陣排成6464行行1616列。列。 行譯碼行譯碼6 6位行地址位行地址X63X63 列譯碼列譯碼Y0Y0Y15Y15XiXi 讀讀/ /寫線路寫線路YiYiW WW WW WW W4 4位列地址位列地址646416166464161664641616646416161K1K1K1K1K1K1K1K芯片容量芯片容量半導體半導體存儲芯片的基本結構存儲芯片的基本結構譯譯碼碼驅驅動動存存儲儲矩矩陣陣讀讀寫寫電電路路1K 4位位16K 1位位8K 8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數數據據線線地址線地址線（單向）（單向）

18、數據線數據線（雙向）（雙向）104141138（1）地址線是單向的，其數目與存儲器芯片的容量（單元數）有關。地址線是單向的，其數目與存儲器芯片的容量（單元數）有關。（2）數據線是雙向的，其數目與存儲器芯片的數據位數有關。）數據線是雙向的，其數目與存儲器芯片的數據位數有關。（3）控制線主要有讀）控制線主要有讀/寫控制線和片選信號線兩種。讀寫控制線和片選信號線兩種。讀/寫控制線決定芯片的寫控制線決定芯片的讀讀/寫操作，片選控制線決定存儲器芯片是否被選中（寫操作，片選控制線決定存儲器芯片是否被選中（DRAM芯片多采用地址芯片多采用地址復用技術。分時接收復用技術。分時接收CPU發送的行地址和列地址）。

19、發送的行地址和列地址）。三、三、 動態動態MOSMOS存儲單元與存儲芯片存儲單元與存儲芯片1.1.四管四管MOSMOS單元單元（1 1）組成）組成T1T1、T2T2：記憶管：記憶管C1C1、C2C2：柵極電容：柵極電容T3T3、T4T4：控制門管：控制門管Z Z：字線：字線位線位線W W、W W：（2 2）定義）定義“0 0”：T1T1導通，導通，T2T2截止截止“1 1”：T1T1截止，截止，T2T2導通導通T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2（C1C1有電荷，有電荷，C2C2無電荷）；無電荷）；（C1C1無電荷，無電荷，C2C2有電荷）。有電荷）。1.1.四管

20、四管MOSMOS單元單元（3 3）工作）工作Z Z：加高電平，加高電平，T3T3、T4T4導通，選中該單元。導通，選中該單元。（4 4）保持）保持T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2寫入：寫入：在在W W、W W上分別加上分別加高、低電平，寫高、低電平，寫1/01/0。讀出：讀出：W W、W W先預充電至先預充電至再根據再根據W W、W W上有無電流，上有無電流，高電平，斷開充電回路，高電平，斷開充電回路，讀讀1/01/0。Z Z：加低電平，加低電平，需定期向電容補充電荷（動態刷新），需定期向電容補充電荷（動態刷新），稱稱動態動態。 四管單元是非破壞性讀出，讀出過

21、程即實現刷新。四管單元是非破壞性讀出，讀出過程即實現刷新。2.2.單管單管MOSMOS單元單元（1 1）組成）組成C C：記憶單元：記憶單元C CW WZ ZT TT T：控制門管：控制門管Z Z：字線：字線W W：位線：位線（2 2）定義）定義（4 4）保持）保持寫入：寫入：Z Z加高電平，加高電平，T T導通，導通，在在W W上加高上加高/ /低電平，寫低電平，寫1/01/0。讀出：讀出：W W先預充電，先預充電，根據根據W W線電位的變化，讀線電位的變化，讀1/01/0。斷開充電回路。斷開充電回路。Z Z：加低電平，加低電平，T T截止，該單元未選中，保持原狀態。截止，該單元未選中，保持

22、原狀態。單管單元是破壞性讀出，讀出后需重寫。單管單元是破壞性讀出，讀出后需重寫。“0 0”：C C無電荷，電平無電荷，電平V0V0（低）（低）“1 1”：C C有電荷，電平有電荷，電平V1V1（高）（高）（3 3）工作）工作Z Z加高電平，加高電平，T T導通，導通，地址端：地址端：21642164（64K64K1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A7A0A0（入）（入）數據端：數據端：DiDi（入）（入）控制端：控制端：片選片選寫使能寫使能WEWE= 0 = 0 寫寫= 1 = 1 讀讀電源

23、、地電源、地空閑空閑/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分時復用，提供分時復用，提供1616位地址。位地址。DoDo（出）（出）行地址選通行地址選通RASRAS列地址選通列地址選通CASCAS：=0=0時時A7A7A0A0為行地址為行地址高高8 8位地址位地址：=0=0時時A7A7A0A0為列地址為列地址低低8 8位地址位地址1 1腳未用，或在新型號中用于片內自動刷新。腳未用，或在新型號中用于片內自動刷新。3.DRAM3.DRAM存儲芯片存儲芯片外特性：外特性：例例.DRAM.DRAM芯片芯片21642164（6464K K1

24、 1位）位） 動態動態 RAM 和靜態和靜態 RAM 的比較的比較DRAMSRAM存儲原理存儲原理集成度集成度功耗功耗價格價格速度速度刷新刷新電容電容觸發器觸發器高高低低小小大大低低高高慢慢快快有有無無主存主存緩存緩存三、半導體只讀存儲器芯片三、半導體只讀存儲器芯片 掩模型只讀存儲器掩模型只讀存儲器MROMMROM 可編程只讀存儲器可編程只讀存儲器PROMPROM分類分類 可重編程只讀存儲器可重編程只讀存儲器EPROMEPROM 電擦除可編程只讀存儲器電擦除可編程只讀存儲器EEPROMEEPROM 閃速存儲器閃速存儲器Flash MemoryFlash Memory 1. 1.掩模型只讀存儲器

25、掩模型只讀存儲器MROMMROM MROM MROM芯片出廠時，已經寫入信息，芯片出廠時，已經寫入信息，不能改寫。不能改寫。 2. 2. 可編程只讀存儲器可編程只讀存儲器PROMPROM PROM PROM芯片出廠時，內容為全芯片出廠時，內容為全0 0，用戶可用專，用戶可用專用用PROMPROM寫入器將信息寫入，一但寫入不能改寫寫入器將信息寫入，一但寫入不能改寫（即只能寫入一次）（即只能寫入一次）, ,所以又稱一次型可編程只所以又稱一次型可編程只讀存儲器。讀存儲器。 3. 3. 可重編程只讀存儲器可重編程只讀存儲器EPROMEPROM 可多次改寫可多次改寫 紫外線擦除（紫外線擦除（有一石英窗口

26、，改寫時要將有一石英窗口，改寫時要將其置于一定波長的紫外線燈下，照射一定時間其置于一定波長的紫外線燈下，照射一定時間全部擦除，時間長全部擦除，時間長1010分鐘）分鐘） EPROMEPROM存在兩個問題存在兩個問題: : A. A.用紫外線燈的擦除時間長用紫外線燈的擦除時間長. . B. B.只能整片擦除只能整片擦除, ,不能改寫個別單元或個別位不能改寫個別單元或個別位 4. 4. 電擦除可編程只讀存儲器電擦除可編程只讀存儲器EEPROMEEPROM 可多次改寫可多次改寫 字擦除方式字擦除方式 數據塊擦除數據塊擦除 5. 5. 閃速存儲器閃速存儲器(Flash Memory)(Flash Me

27、mory)又稱快擦存儲器又稱快擦存儲器 是在是在EEPROMEEPROM基礎上發展起來的新型電可擦可基礎上發展起來的新型電可擦可編程的非易失性存儲器編程的非易失性存儲器 特點：高密度特點：高密度/ /非易失性非易失性/ /讀讀/ /寫寫, , 兼有兼有RAMRAM和和 ROMROM的特點。但它只能整片擦除，可代替軟盤和的特點。但它只能整片擦除，可代替軟盤和硬盤。擦寫次數可達硬盤。擦寫次數可達1010萬次以上。讀取時間小于萬次以上。讀取時間小于10ns10ns。 如何用半導體存儲芯片（如何用半導體存儲芯片（SRAMSRAM、DRAMDRAM、ROMROM）組成一個實際的存儲器。）組成一個實際的存

28、儲器。 主存容量小時，采用主存容量小時，采用SRAMSRAM；主存容量；主存容量大時，采用大時，采用DRAMDRAM；主存固化區，采用；主存固化區，采用ROMROM。 主存的組織涉及：主存的組織涉及：1.M1.M的邏輯設計的邏輯設計2.2.動態動態M M的刷新的刷新3.3.主存與主存與CPUCPU的連接的連接4.4.主存的校驗主存的校驗 4.34.3主存儲器組織主存儲器組織 存儲器與存儲器與CPUCPU的連接：地址線的連接，數據的連接：地址線的連接，數據線的連接，控制線的連接線的連接，控制線的連接1.1.驅動能力驅動能力2.2.存儲器芯片類型選擇存儲器芯片類型選擇3.3.存儲器芯片與存儲器芯片

29、與CPUCPU的時序配合的時序配合4.4.存儲器的地址分配和片選譯碼存儲器的地址分配和片選譯碼5.5.行選信號與列選信號的產生行選信號與列選信號的產生一、主存儲器設計的一般原則一、主存儲器設計的一般原則二、主存儲器邏輯設計二、主存儲器邏輯設計 1. 存儲器容量的擴展存儲器容量的擴展 (1) 位擴展位擴展（增加存儲字長）（增加存儲字長） 用用 2片片 1K 4位位 存儲芯片組成存儲芯片組成 1K 8位位 的存儲器的存儲器10根地址線根地址線8根數據線根數據線DDD0479AA021142114CSWE二、主存儲器邏輯設計二、主存儲器邏輯設計 (2) 字擴展（增加存儲字的數量）字擴展（增加存儲字的

30、數量） 用用 2片片 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器的存儲器11根地址線根地址線8根數據線根數據線 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS1二、主存儲器邏輯設計二、主存儲器邏輯設計 (3) 字、位擴展字、位擴展用用 8片片 1K 4位位 存儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器8根數據線根數據線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼.1K41K41K41K41K41K41K41K4二、主存儲器邏輯設計二、主存儲器邏輯設計需解決：需解決：芯片的選用、芯片的選

31、用、例例1.1.用用21142114（1K1K4 4）SRAMSRAM芯片組成容量為芯片組成容量為4K4K8 8的存儲器。地址總線的存儲器。地址總線A15A15A0,A0,雙向數據總線雙向數據總線 D7D7D0,D0,讀讀/ /寫信號線寫信號線R/WR/W。給出芯片地址分配與片選邏輯給出芯片地址分配與片選邏輯, ,并畫出并畫出M M框圖。框圖。1.1.計算芯片數計算芯片數（1 1）先擴展位數，再擴展單元數。）先擴展位數，再擴展單元數。地址分配與片選邏輯、地址分配與片選邏輯、信號線的連接。信號線的連接。 2 2片片1K1K4 4 1K1K8 8 4 4組組1K1K8 8 4K4K8 8 8 8片

32、片 存儲器尋址邏輯存儲器尋址邏輯2.2.地址分配與片選邏輯地址分配與片選邏輯（2 2）先擴展單元數，再擴展位數。）先擴展單元數，再擴展位數。 4 4片片1K1K4 4 4K4K4 4 2 2組組4K4K4 4 4K4K8 8 8 8片片 芯片內的芯片內的尋尋址址芯片外的芯片外的地址分配地址分配與與片選邏輯片選邏輯為芯片分配哪幾位地為芯片分配哪幾位地址，以便尋找片內的址，以便尋找片內的存儲單元存儲單元由哪幾位地址形由哪幾位地址形成芯片選擇邏輯，成芯片選擇邏輯，以便尋找芯片以便尋找芯片存儲空間分配：存儲空間分配：4KB4KB存儲器在存儲器在1616位地址空間（位地址空間（64KB64KB）中占據）

33、中占據任意連續區間。任意連續區間。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址尋址：尋址：4KB4KBA A1515A A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址

34、分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10103.3.連接方式連接方式（1 1）擴展位數）擴展位數4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A

35、11 A10CS0A11 A10CS1A11 A10CS2（2 2）擴展單元數）擴展單元數 （3 3）連接控制線）連接控制線（4 4）形成片選邏輯電路）形成片選邏輯電路片選信號產生的方式：片選信號產生的方式：1）線選：所謂線選方式就是任取一根存）線選：所謂線選方式就是任取一根存儲器內部尋址線以外的其它地址線為選儲器內部尋址線以外的其它地址線為選片線。片線。 2）部分譯碼：取部分存儲器內部尋址線）部分譯碼：取部分存儲器內部尋址線以外的其它地址線，通過地址譯碼器產以外的其它地址線，通過地址譯碼器產生選片信號。生選片信號。 3）全譯碼：取全部存儲器內部尋址線以）全譯碼：取全部存儲器內部尋址線以外的其

36、它地址線，通過地址譯碼器產生外的其它地址線，通過地址譯碼器產生選片信號。選片信號。 片選信號產生的方式（全譯碼）片選信號產生的方式（全譯碼） 片選輸入 編碼輸入輸出E3 E2 E1C B AY7 Y01 0 00 0 011111110（僅Y0有效）0 0 111111101（僅Y1有效）0 1 011111011（僅Y2有效）0 1 111110111（僅Y3有效）1 0 011101111（僅Y4有效）1 0 111011111（僅Y5有效）1 1 010111111（僅Y6有效）1 1 101111111（僅Y7有效）非上述情況11111111（全無效）E3CBAE1E2Y0Y774LS

37、138Y1Y0E3CBAE1E2Y1Y2Y3A10例例1 1（擴展）：（擴展）：片選信號采用全譯碼，假設片選信號采用全譯碼，假設 4K4K8 8的存儲器地址范圍：的存儲器地址范圍：0000H0000H0FFFH0FFFH A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0 0 0 0 0 0 0 . 0片選片選 芯片地址芯片地址 A11A12A13A14A15CS0CS1CS2CS3 0 0 0 0 0 0 1 . 1 0 0 0 0 0 1 0 . 0 0 0 0 0 0 1 1 . 1 0 0 0 0 1 0 0 . 0 0 0

38、 0 0 1 0 1 . 1 0 0 0 0 1 1 0 . 0 0 0 0 0 1 1 1 . 1問題問題1 1：假設假設 A A1515直接接直接接E3E3，存儲器地址范圍？存儲器地址范圍？1K8位位1K8位位1K8位位1K8位位問題問題2 2：假設假設 4K4K8 8的存儲器地址范圍：的存儲器地址范圍：7000H7000H7FFFH7FFFH， 如何連接？如何連接？ 例例2.2.某某半導體存儲器，按字節編址。其中，半導體存儲器，按字節編址。其中，0000H0000H 07FFH07FFH為為ROMROM區，選用區，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H

39、0800H1FFFH1FFFH為為RAMRAM區，選用區，選用RAMRAM芯片（芯片（2KB/2KB/片片和和1KB/1KB/片）。地址片）。地址總線總線A15A15A0A0（低）（低）。(1)(1)計算芯片數計算芯片數(2)(2)給給出地址分配和出地址分配和片選片選邏輯邏輯 (3)(3)畫出連接圖（全譯碼）。畫出連接圖（全譯碼）。（1 1）計算）計算容量和芯片數容量和芯片數ROMROM區：區：2KB 2KB 單元數單元數= =末末地址地址- -首首地址地址+1=07FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片數芯片數=2K

40、B/2KB=1 =2KB/2KB=1 RAMRAM區：區：3KB3KB單元數單元數= =末末地址地址- -首首地址地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K容量容量=6KB=6KB芯片芯片數數=6KB/2KB=3 =6KB/2KB=3 （2 2）地址）地址分配與片選邏輯分配與片選邏輯A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1

41、 1 1 1 0 0 00 0 0 1 0 1 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 1 0 0 0 0 08KB8KB需需1313位地位地址尋址尋址：址：ROMROMA12A12A0A064KB64KB2K2K2K2K2K2K2K2KRAMRAM低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯( (部分譯碼部分譯碼) )2K2K2K2KA10A10A0A0A10A10A0A0CS0CS0CS1CS1A A1212A A1111A

42、 A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 0 0 0 02K2K2K2KA10A10A0A0A10A10A0A0CS2CS2CS3CS3A A1212A A1111A A1212A A1111全譯碼：全譯碼：A A1515A A1414A A1313為全為全0 0（3)3)畫出連接圖畫出連接圖 2K8811 2K8811 2K8811 2K8811A10A0D7D0R/WCS3CS0CS1CS2 ROM RAM RAM RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5V例例2.2.某某半導體

43、存儲器，按字節編址。其中，半導體存儲器，按字節編址。其中，0000H0000H 07FFH07FFH為為ROMROM區，選用區，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H1FFFH1FFFH為為RAMRAM區，選用區，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片片）。地址）。地址總線總線A15A15A0A0（低）（低）。(1)(1)計算芯片數計算芯片數(2)(2)給給出地址分配和出地址分配和片選片選邏輯邏輯 (3)(3)畫出連接圖（全譯碼）。畫出連接圖（全譯碼）。（1 1）計算）計算容量和芯片數容量和芯片數ROMROM區：區：

44、2KB 2KB 單元數單元數= =末末地址地址- -首首地址地址+1=07FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片數芯片數=2KB/2KB=1 =2KB/2KB=1 RAMRAM區區：6KB6KB單元數單元數= =末末地址地址- -首首地址地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K容量容量=6KB=6KB芯片芯片數數=6KB/=6KB/1KB1KB=6 =6 （2 2）地址）地址分配與片選邏輯分配與片選邏輯A A1515A A1414A A1313A A121

45、2A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 08KB8KB需需1313位地位地址尋址尋址：址：ROMROMA12A12A0A0RAMRAM低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片芯片地址地址 片選信號片選信號 片選邏輯（部分譯碼）片選邏輯（部分譯碼）2K2K1K1KA10A10A0A0A9A9A0A0C

46、S0CS0CS1CS1A A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 1 1 0 0 0 01K1KA9A9A0A0CS6CS6A A1212A A1111A A1010A A1212A A1111A A1010全譯碼：全譯碼：A A1515A A1414A A1313為全為全0 064KB64KB2K2K1K1K1K1K1K1K 0 0 00 0 0 0 1 0 1 1 1 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 0 0 0 01K1KA9A9A0A0CS2CS2A A1212A A111

47、1A A1010（3)3)畫出連接圖畫出連接圖 2K8811 1K8810 1K8810A10A0D7D0R/WCS0CS1CS2 ROM RAM RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10CS3 CS4 CS5 CS6 如果選用如果選用RAMRAM芯片為芯片為21142114（1KX4/1KX4/片片）? ?A10A10A10A10 A10（3)3)畫出連接圖畫出連接圖( (選用選用RAMRAM芯片為芯片為2114)2114)Y0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10A10A10A10A10 A10 2K8811 10

48、A10A0D7D0R/WCS0CS1CS2 ROMCS3 CS4 CS5 CS6 1K44 RAM 1K4 RAM410 1K44 RAM 1K4 RAM4例例3.3.某某半導體存儲器，按字節編址。其中，半導體存儲器，按字節編址。其中，0000H0000H 07FFH07FFH為為ROMROM區，選用區，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H13FFH13FFH為為RAMRAM區區，選用，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址片）。地址總線總線A15A15A0A0（低）。給出地址分配和片選邏輯。（低）。給出地

49、址分配和片選邏輯。1.1.計算容量和芯片數計算容量和芯片數ROMROM區：區：2KB 2KB 單元數單元數=(=(末末地址地址- -首首地址地址)+1=07FFH-0000H+1=800H=2K)+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片數芯片數=2KB/2KB=1 =2KB/2KB=1 RAMRAM區：區：3KB3KB單元數單元數=(=(末地址末地址- -首地址首地址)+)+1=13FFH-0800H+1=C00H=3K1=13FFH-0800H+1=C00H=3K容量容量=3KB=3KB芯片芯片數數:2KB(1:2KB(1片片),1KB(1),1KB(1片

50、片) ) 存儲空間分配：存儲空間分配：2.2.地址分配與片選邏輯地址分配與片選邏輯先安排大容量芯片先安排大容量芯片（低地址），（低地址），再安排小容量芯片。再安排小容量芯片。A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 0 1 0

51、0 0 0 0 05KB5KB需需1313位地位地址尋址尋址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAM低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A1111A A1212A A1111A A1010A A1515A A1414A A1313為全為全0 0例例4.4.用用64K64K8

52、8的的RAMRAM芯片和芯片和32K32K1616的的ROMROM芯片組成芯片組成256K256K1616的存儲器，地址范圍：的存儲器，地址范圍：00000H00000H3FFFFH3FFFFH，其中其中ROMROM區：區：10000H10000H1FFFFH1FFFFH，其余為，其余為RAMRAM區的地址。區的地址。1 1. .地址線、數據線各多少根（或地址線、數據線各多少根（或MARMAR、MDRMDR多少位）？多少位）？2.RAM2.RAM、ROMROM芯片各多少片？芯片各多少片？解：解：1. 256K1. 256K16=216=218181616；地址線；地址線1818根、數據線根、數

53、據線1616根根2. ROM2. ROM的單元數的單元數:(:(1FFFFH-10000H1FFFFH-10000H+1)=64K+1)=64K ROM ROM的容量為：的容量為：64K64K1616， ROM ROM的芯片數：的芯片數：64K64K16/32K16/32K16=216=2； RAM RAM的容量為：的容量為：192K192K1616（256K-64K=192K256K-64K=192K），）， RAM RAM的芯片數：的芯片數：64K64K16/64K16/64K8=28=2；三、主三、主存的外部連接方式存的外部連接方式 1.1.系系統的結構模統的結構模式式 (1) 最小系統

54、模式最小系統模式53CPU存 儲 器地 址數 據控 制 當當系統要求存儲器容量不大時，可以把系統要求存儲器容量不大時，可以把 數據總線數據總線DB、地址總、地址總線線AB、控制總線、控制總線CB的部分直接與存儲芯片相連。的部分直接與存儲芯片相連。如圖如圖4-24(a)。三、主三、主存的外部連接方式存的外部連接方式 1.1.系系統的結構模統的結構模式式 (2) (2) 較大較大系統模式系統模式 當當系統要求存儲器容量較大時，需要有專門的接口芯片實現與系統要求存儲器容量較大時，需要有專門的接口芯片實現與存儲器芯片的連接。例存儲器芯片的連接。例如地如地址鎖存器、數據緩沖器、總線控制器形址鎖存器、數據

55、緩沖器、總線控制器形成總線，存儲器芯片就掛到總線上成總線，存儲器芯片就掛到總線上。如圖。如圖4-24(b)。CPU存 儲 器地 址數 據控 制地 址 鎖 存 器數 據 緩 沖 器總 線 控 制 器三、主三、主存的外部連接方式存的外部連接方式 1.1.系系統的結構模統的結構模式式 (3) (3) 專用存儲總線專用存儲總線模式模式CPU北橋北橋芯片芯片內存內存AGP/PCIEAGP/PCIECPUCPU類型類型內存類型內存類型主頻主頻前端總線前端總線等支持等支持南橋南橋芯片芯片USBUSB鍵盤接口等鍵盤接口等前端前端總線總線動態存儲器依靠電容電荷存儲信息。平時無電源動態存儲器依靠電容電荷存儲信息。

56、平時無電源供電，時間一長電容電荷會泄放，需定期向電容供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。補充電荷，以保持信息不變。五、五、 存儲器存儲器的的刷新與校驗刷新與校驗1 1. .動態存儲器刷新動態存儲器刷新定期向電容補充電荷定期向電容補充電荷刷新刷新2.2.最大刷新間隔最大刷新間隔在此期間，必須對所有動態單元刷新一遍。在此期間，必須對所有動態單元刷新一遍。各動態芯片可同時刷新，片內按行刷新各動態芯片可同時刷新，片內按行刷新2ms2ms3.3.刷新方法刷新方法（按行讀）。（按行讀）。刷新一行所用的時間刷新一行所用的時間刷新周期刷新周期 （存取周期）（存取周期）刷新一塊芯

57、片所需的刷新一塊芯片所需的刷新周期數刷新周期數由芯片矩陣由芯片矩陣的的行數行數決定。決定。對主存的訪問對主存的訪問由由CPUCPU提供行、列地址，提供行、列地址，隨機訪問。隨機訪問。CPUCPU訪存：訪存：動態芯片刷新：動態芯片刷新： 由刷新地址計數器由刷新地址計數器提供行地址，定時刷新。提供行地址，定時刷新。2ms2ms內集中安排所有刷新周期。內集中安排所有刷新周期。4.4.刷新周期的安排方式刷新周期的安排方式( (刷新方式刷新方式) )死區死區用在實時要用在實時要求不高的場求不高的場合。合。（1 1）集中刷新）集中刷新R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns（2

58、 2）分散刷新）分散刷新各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新100ns100ns用在低速系用在低速系統中。統中。2ms2ms（3 3）異步刷新）異步刷新例例. .各刷新周期分散安排在各刷新周期分散安排在2ms2ms內。內。用在大多數計算機中。用在大多數計算機中。每隔一段時間刷新一行。每隔一段時間刷新一行。128128行行15.6 15.6 微秒微秒 每隔每隔15.615.6微秒提一次刷新請求，微秒提一次刷新請求，刷新一行；刷新一行；2 2毫秒內刷新完所有毫秒內刷新完所有行。行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/

59、WR/WR/WR/WR/W15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新請求刷新請求刷新請求刷新請求（DMADMA請求）請求）（DMADMA請求）請求）有效信息位有效信息位+1+1位校驗位位校驗位校驗碼校驗碼（1 1） 奇偶校驗奇偶校驗 如：偶校驗如：偶校驗檢測依據（編碼規則）：檢測依據（編碼規則）：碼距碼距d=2d=2通過統計校驗碼中通過統計校驗碼中1 1的個數是否為偶數來查錯。的個數是否為偶數來查錯。1011001 1011001 0 0 可檢測一位錯，可檢測一位錯， 約定校驗碼中約定校驗碼中1 1的個的個數為奇數數為奇數/ /偶數。偶數。1011

60、0111011011 1 1 不能糾錯。不能糾錯。 用于主存校驗。用于主存校驗。 （2 2） ECCECC校驗校驗5 5、主存儲器的主存儲器的校驗校驗2.2. P272P272某半導體存儲器容量某半導體存儲器容量8K8K8 8，可選用，可選用SRAMSRAM芯片容量為芯片容量為2K2K4/4/片片。地址總線地址總線A15A15A0,A0,雙雙向數據總線向數據總線 D7D7D0,D0,讀讀/ /寫信號線寫信號線R/WR/W。請設計畫出該存儲器邏輯圖，并注明地址請設計畫出該存儲器邏輯圖，并注明地址分配分配與片選與片選邏輯式及片選信號的極性。邏輯式及片選信號的極性。（1 1）芯片數芯片數= = 8K