1、 quartus ii 的使用21 工程建立22 原理圖的輸入53 文本編輯 （verilog）154 波形仿真16quartus ii 的使用在這里，首先用最簡單的實例向讀者展示使用quartus ii軟件的全過程。進入windows xp后，雙擊quartus ii圖標，屏幕如圖1.1所示。圖 1.1 quartus ii 管理器1.1 工程建立使用 new project wizard，可以為工程指定工作目錄、分配工程名稱以及指定最高層設計實體的名稱。 還可以指定要在工程中使用的設計文件、其它源文件、用戶庫和 eda 工具，以及目標器件系列和器件（也可以讓quartus ii 軟件自動選

2、擇器件）。建立工程的步驟如下：（1） 選擇file菜單下new project wizard ，如圖1.2所示。圖 1.2 建立項目的屏幕（2） 輸入工作目錄和項目名稱，如圖1.3所示。可以直接選擇finish，以下的設置過程可以在設計過程中完成。圖 1.3 項目目錄和名稱（3） 加入已有的設計文件到項目，可以直接選擇next，設計文件可以在設計過程中加入，如圖1.4所示。圖 1.4 加入設計文件（4） 選擇設計器件，如圖1.5所示。圖 1.5 選擇器件（5） 選擇第三方eda綜合、仿真和時序分析工具，如圖1.6所示。圖 1.6 選擇eda 工具（6） 建立項目完成，顯示項目概要，如圖1.7所

3、示。圖 1.7 項目概要1.2 原理圖的輸入原理圖輸入的操作步驟如下：（1） 選擇file 菜單下 new ，新建圖表/原理圖文件，如圖1.8所示。圖 1.8 新建原理圖文件（2） 在圖1.9的空白處雙擊，屏幕如圖1.10所示：（3） 在圖1.10的symbol name 輸入編輯框中鍵入dff后，單擊 ok按鈕。此時可看到光標上粘著被選的符號，將其移到合適的位置（參考圖 1.11）單擊鼠標左鍵，使其固定；（4） 重復（2）、（3）步驟，給圖中放一個input、not、output 符號，如圖1.11所示；在圖1.11中，將光標移到右側input右側待連線處單擊鼠標左鍵后，再移動到d觸發器的左

4、側單擊鼠標左鍵，即可看到在input和d觸發器之間有一條線生成；圖1.9 空白的圖形編輯器圖1.10 選擇元件符號的屏幕圖1.11 放置所有元件符號的屏幕（5） 重復（4）的方法將dff和output連起來，完成所有的連 線電路如圖1.12所示；（6） 在圖1.12中，雙擊input_name使其襯低變黑后，再鍵入clk，及命名該輸入信號為clk，用相同的方法將輸出信號定義成q；如圖1.13所示。（7） 在圖1.13中單擊保存按鈕，以默認的try1 文件名保存， 文件后綴為bdf。圖1.12 完成連線后的屏幕圖1.13 完成全部連接線的屏幕（8） 在圖1.8中，單擊編譯器快捷方式按鈕，完成編譯

5、后，彈 出菜單報告錯誤和警告數目，并生成編譯報告如圖1.14所示；圖1.14 完成編譯的屏幕（9） 若需指定器件，選擇assignments菜單下device選項，屏 幕如圖1.15所示；圖1.15 器件設置（10） 完成如圖1.15所示的選擇后，單擊ok按鈕回到工作環境；（11） 根據硬件接口設計，對芯片管腳進行綁定。選擇assignments菜單下pins選項；（12） 雙擊對應管腳后location空白框，出現下拉菜單中選擇要綁定的管腳，如圖1.16所示；圖1.16 管腳指定（13） 在圖1.16中完成所有管腳的分配，并把沒有用到的引 腳設置為as input tri-stated, a

6、ssignmentsdevicedevice and pin options unused pins，然后重新編譯項目；（14） 對目標版適配下載，（此處認為實驗板已安裝妥當，有 關安裝方法見實驗板詳細說明）單擊按鈕，屏幕顯示如圖1.17所示；圖1.18 適配下載界面（15） 選擇hardware setup ，如圖1.19所示；圖1.19 下載硬件設置（16） 在圖1.19中選擇添加硬件byteblastemv or byteblaster ii，如圖1.20所示；圖1.20 添加下載硬件（17） 可以根據需要添加多種硬件于硬件列表中，雙擊可選列表中需要的一種，使其出現在當前選擇硬件欄中（本

7、實驗板采用byteblaster ii 下載硬件），如圖1.21所示；圖1.21 選擇當前下載硬件（18） 選擇下載模式，本實驗板可采用兩種配置方式，as模式對配置芯片下載，可以掉電保持，而jtga模式對fpga下載，掉電后fpga信息丟失，每次上電都需要重新配置，如圖1.22所示；圖1.22 選擇下載模式（19） 選擇下載文件和器件，jtag 模式使用后綴為sof 的文件，as模式使用后綴為pof的文件，選擇需要進行的操作，分別如圖1.23，圖1.24所示；使用as模式時，還要設置assignments 菜單下device，如圖1.25，選擇圖1.25中device & pin op

8、tions，如圖1.26，選擇使用的配置芯片，編譯；圖1.23 jtag下載模式圖1.24 as下載模式圖1.25 器件選項圖1.25 配置芯片選擇（20） 點擊start按鍵，開始下載。1.3 文本編輯 （verilog）這一節中將向讀者簡單介紹如何使用quartus ii軟件進行文本編輯。文本編輯（verilog）的操作如下：（1） 建立我們的project2項目如下圖：圖1.26 建立項目project2（2） 在軟件主窗口單擊file菜單后，單擊new選項，選擇verilog hdl file選項，如圖1.27所示：圖1.27 新建verilog hdl文件（3） 單擊ok進入空白的文

9、本編輯區，進行文本編輯，本節列舉一個d觸發器的例子，其完成后的屏幕如圖1.28所示；圖1.28 完成編輯后的屏幕（4） v文件名必須與模塊面相同，將dff1.v文件設置為頂層文 件，projectset as top-level entity（5） 完成編輯后的步驟與完成原理圖編輯的步驟相同，請參考 1.1節有關內容。（6） 利用v文件生成原理圖模塊。在v文件編輯界面中，filecreat/updatecreat symbol files for curent file.1.4 波形仿真下面以1.2節中project2為例，介紹使用quartus ii 軟件自帶的仿真器進行波形仿真的步驟。（1

10、） 打開project2 項目，新建波形仿真文件，如圖1.29；圖1.29 新建矢量波形文件（2） 在建立的波形文件左側一欄中，點擊鼠標右鍵，在彈出菜單中選擇 insert node or bus，如圖1.30所示；圖1.29 矢量波形文件節點加入（3） 在出現的圖1.30中，選擇node finder，將打開node finder 對話框，本試驗對輸入輸出的管腳信號進行仿真，所以在filter 中選擇 pins：all，點擊list 按鈕，如圖1.31所示；圖1.30 節點加入工具框圖1.31 node finder 對話框（4） 在圖1.31左欄中選擇需要進行仿真的端口通過中間的按鈕加入到右欄中，點擊ok，端口加入到波形文件中，如圖1.32；圖1.32 加入仿真節點后的波形圖 （5） 在圖1.32中，選擇一段波形，通過左邊的設置工具條，給出需要的值，設置完成激勵波形，保存后如圖1.33所示；圖1.33 設置好激勵波形的波形文件 （6） 設置為功能仿真：assignmenttiming analysis settin