1、第7章習題解答7-1 判斷題（對的打，不對的打×）1. 數字電路分為門電路和時序邏輯電路兩大類。（× ）2. 邊沿觸發器和基本RS觸發器相比，解決了空翻的問題。（× ）3. 邊沿觸發器的狀態變化發生在CP上升沿或下降沿到來時刻，其他時間觸發器狀態均不變。（） 4. 基本RS 觸發器的輸入端就是直接置0端和直接置1端。（）5. 3位二進制計數器可以構成模為的計數器。（×）6. 十進制計數器最高位輸出的周期是輸入CP脈沖周期的10倍。（）7. 構成一個7進制計數器需要7個觸發器。（×）8當時序電路存在無效循環時該電路不能自啟動。（）9. 寄存器要存

2、放n位二進制數碼時，需要個觸發器。（×）10同步計數器的計數速度比異步計數器快。（）11. 在計數器電路中，同步置零與異步置零的區別在于置零信號有效時，同步置零還需要等到時鐘信號到達時才能將觸發器置零，而異步置零不受時鐘的控制。 （ ）12. 計數器的異步清零端或異步置數端在計數器正常計數時應置為無效狀態。（ ） 13. 自啟動功能是任何一個時序電路都具有的。（× ）14. 無論是用置零法還是用置數法來構成任意N進制計數器時，只要置零或置數控制端是異步的，則在狀態循環過程中一定包含一個過渡狀態；只要是同步的，則不需要過渡狀態。（ ） 15. 用置零法或置位法可以設計任意進制

3、的計數器。（×）7-2 由或非門組成的基本RS觸發器如圖7-38所示，已知R、S的電壓波形，試畫出與之對應的和的波形。圖7-38 題7-2圖解：由或非門組成的基本RS觸發器的特性表，可得該題的輸出端波形如下圖所示： 或非門RS觸發器特性表 題7-2 波形圖7-3由與非門組成的基本RS觸發器如圖7-39所示，已知R、S的電壓波形，試畫出與之對應的和的波形。圖7-39 題7-3圖解：由與非門組成的基本RS觸發器的特性表，可得該題的輸出端波形如下圖所示： 與非門RS觸發器特性表 題7-3波形圖7-4已知如圖7-40所示的各觸發器的初始狀態均為0，試對應畫出在時鐘信號CP的連續作用下各觸發器

4、輸出端Q的波形。解： 7-5 把D觸發器分別轉化成JK和T觸發器，畫出連線圖。解：(1) D觸發器轉換為JK觸發器:比較JK和D觸發器的特性方程和可得, 所以連接圖為：(2) D觸發器轉換為T觸發器: 比較T和D觸發器的特性方程和可得, 所以連接圖為：7-6 分別寫出圖7-41所示電路中C=0和C=1時的狀態方程，并說出各自實現的功能。圖7-41 題7-6圖解：當C=0時，J=X，K=X 為T觸發器 當C=1時，J=X，K= 為D觸發器7-7 已知D觸發器是CP上升沿有效，CP和D的輸入波形如圖7-42所示，試畫出輸出Q和的波形。設觸發器的初始狀態Q=0。圖7-42 題7-7圖解：由D觸發器的

5、特性方程，得到輸出端波形如下圖所示： 題7-7波形圖7-8 TTL邊沿JK觸發器如圖7-43(a)所示，輸入CP、J、K端的波形如圖7-43(b)所示，試對應畫出輸出Q和端的波形。設觸發器的初始狀態Q=0。 圖7-43 題7-8圖解：由JK觸發器的特性方程，得到輸出端波形圖如下圖所示：題7-8輸出端波形圖7-9 分析如圖7-44所示電路，畫出Y1、Y2、Y3的波形。圖7-44 題7-9電路圖解：(1)列驅動方程及狀態方程 (2)列輸出方程(3)畫輸出波形. 題7-9波形圖7-10如圖7-45所示時序電路。寫出電路的驅動方程、狀態方程，畫出電路的狀態轉換圖，說明電路的邏輯功能，并分析該電路能否自

6、啟動。圖7-45 題7-10圖解：（1）電路驅動方程為： 電路狀態方程為： 狀態圖如下：該電路是一個5進制計數器；能自啟動。7-11 分析圖7-46所示TTL電路實現何種邏輯功能，其中X是控制端，對X=0，X=1分別分析，假定觸發器的初始狀態為Q2=1，Q1=1，并判斷能否自啟動。圖7-46 題7-11圖解：從圖可知，X是控制端，CP是時鐘脈沖輸入端，該時序電路屬于計數器。對其功能分析如下:1) 時鐘方程CP1=CP2=CP,是同步工作方式.2) 驅動方程 代入特性方程中得狀態方程Q2Q1300111001畫狀態轉換圖Q2Q1300111001X=0時， X=1時由狀態轉換圖可知,當X=0時,

7、是同步三進制加法計數器; 當X=1時,是同步三進制減法計數器.無效狀態Q2Q1=11在上述情況下只需一個CP就進入有效狀態,因而能自啟動.總之,該時序邏輯電路是同步三進制可逆計數器,并且能自啟動。7-12 分析圖7-47所示時序電路的邏輯功能。要求：（1）寫出電路的驅動方程、狀態方程和輸出方程； （2）畫出電路的狀態轉換圖，并說明電路能否自啟動。圖7-47 題7-12圖解：解：（1）驅動方程：， 狀態方程：， 輸出方程： （2）狀態轉換圖如附圖1.6.10所示。五進制計數器，電路能夠自啟動。 7-13電路如圖7-48(a)所示，輸入時鐘脈沖CP如圖7-48(b)所示，試畫出輸出Q0和Q1端的波

8、形。設觸發器的初始狀態Q0=Q1=0。圖7-48 題7-13圖解：由圖可寫出D觸發器FF0和FF1的特性方程 （CP上升沿到時刻有效） （CP上升沿到時刻有效）根據FF0和FF1的狀態和兩個特性方程畫出輸出Q0和Q1的波形，如下圖所示： 題7-13輸出波形圖7-14已知各觸發器的初態均為0，CP、RD 波形如圖7-49，試畫出Q1、Q2波形。圖7-49 題7-14圖解：首先寫出驅動方程： 分別代入D觸發器和JK觸發器的特性方程，得到電路的狀態方程： 題7-14輸出端波形圖7-15 分析如圖7-50所示的同步時序邏輯電路，寫出電路功能。圖7-50 題7-15圖解：（1）寫出驅動方程和輸出方程：（

9、2）寫出狀態方程： （3）列出狀態轉換表和狀態轉換圖 （4）邏輯功能：可以自啟動的同步六進制加法計數器。7-16 如圖7-51所示電路和各輸入端波形，畫出Q0和Q1的波形，并說明電路的功能。圖7-51 題7-16圖解：電路波形如下圖所示，它是一個單發脈沖發生器，A可以為隨機信號，每一個A信號的下降沿后，Q2端輸出一個脈寬周期的脈沖。7-17 試畫出如圖7-52所示時序電路在一系列CP信號作用下，Q0、Q1、Q2的輸出電壓波形，設觸發器的初始狀態為0。圖7-52 題7-17圖解：（1）列出驅動方程和時鐘方程: （2）代入JK觸發器的特性方程，得到狀態方程：（3）由狀態方程得到輸出端波形如下圖所示

10、：7-18 分析如圖7-53所示電路，（1）畫出電路時序圖；（2）畫出狀態圖；（3）說明是幾進制計數器。設各觸發器的初態均為0。圖7-53 題7-18圖解：（1）列出驅動方程和時鐘方程：（2）代入D觸發器的特性方程，得到狀態方程： （3）由狀態方程得到輸出端波形如下圖所示：7-19分析圖7-54中的計數器電路，說明這是多少進制的計數器。圖7-54 題7-19圖解：因為，即當Q3Q2Q1Q0=1001時，置數端有效，預置數D3D2D1D0=0011，所以該計數器從0011到1001循環輸出，是7進制加法計數器。7-20 74LS161是同步4位二進制加法計數器，試分析圖7-55中的電路是幾進制計

11、數器，并畫出其狀態圖。圖7-55 題7-20圖解：（1）當74LS161從0000開始順序計數到1010時，與非門輸出“0”，清零信號到來，異步清零。（2）該電路構成同步十進制加法計數器。0000000110011000101000110111001001010110010087654231910（3）狀態圖7-21 用74161及門電路組成的時序電路如圖7-56所示，要求： （1）分別列出X=0和X=1的狀態圖； （2）指出該電路的功能。圖7-56 題7-21圖解：（1）X=0時，只有當CO=1時，置數端有效，輸出從1000到1111，所以電路為八進制加法計數器，狀態轉換圖如下所示。（2）X

12、=1時，當輸出Q3Q2Q1Q0=1100時，置數端有效，預置數D3D2D1D0=1000，所以輸出從1000到1100，電路為五進制加法計數器，狀態轉換圖如下所示。 X=0時狀態轉換圖 X=1時狀態轉換圖7-22 用74161設計十一進制計數器，要求分別用“清零法”和“置數法”實現。解：（1）清零法 當輸出Q3Q2Q1Q0=Q11=1011時，將Q3Q2Q0通過一個與非門得到清零信號接到，其他管腳接法如下圖所示。 （2）置數法 預置數D3D2D1D0=0000，當輸出Q3Q2Q1Q0=Q11=1010時，將Q3Q1通過一個與非門得到置數端信號，其他管腳接法如下圖所示。 清零法接線圖 置數法接線

13、圖7-23 用74LS161構成初始狀態為0010的七進制計數器，畫出狀態轉換圖和電路圖。解：預置數D3D2D1D0=0010，當輸出為Q3Q2Q1Q0=1000時，令置數端有效，即把Q3通過一個非門即可，狀態轉換圖和接線圖如下圖所示。 7-24 中規模集成計數器74LS193引腳圖和功能表如圖7-57所示，其中和分別為進位和借位輸出。（1）畫出進行加法計數實驗時的實際連接電路；（2）試通過外部的適當連線，將74LS193連接成十進制的減法計數器。圖7-57題7-24圖解：（1）進行加法計數實驗時的電路連接圖如下圖所示，CPU=“1”，CPD接計數脈沖，RD接地，接高電平1，輸出為Q3Q2Q1

14、Q0。（2）要求按照8421編碼計數時，狀態轉換圖如下圖所示，由功能表可知，74LS193是異步置數，因此當出現0000后，先出現1111，才能把計數器置成1001，隨后開始減法計數，利用做計數控制，接線圖如下所示。 接線圖狀態轉換圖7-25 試分析圖7-58中所示電路，說明它是幾進制計數器。圖7-58題7-25電路圖解：這是使用整體反饋置零法構成的計數器。當計數器計到時，檢測門輸出0，74161異步置零。因此該計數器的有效狀態是從0000000010101101，中間無空缺狀態。因此該計數器是一個模174計數器。7-26 圖7-59是由兩片同步十進制可逆計數器74LS192構成的電路和74L

15、S192的真值表。求：（1）指出該電路是幾進制計數器； （2）列出電路狀態轉換表的最后一組有效狀態。圖7-59 題7-26圖解：（1）使用清零端，為進位輸出，當左邊第一片接收10個計數脈沖，輸出1001時，負脈沖輸出，則第二片的CPV接收到上升沿，第二片開始從0開始遞增計數為0001，當第一片再接收10個脈沖時，第二片的輸出為0010，當第一片又接收2個脈沖時，第一片輸出為0010，此時，與非門的輸出為0，同時加到兩片74LS192的清零端CR上，所以該計數器是22進制計數器。（2）因為當輸出為0010 0010時即把計數器置零，所以該狀態出現時間極短，最后一組穩定狀態為0010 0001。7

16、-27 用2片集成計數器74161構成七十五進制計數器，畫出連線圖。解：左邊第一片74161的 Q3Q2Q1Q0=1111時，這時CO由0變為1，輸入第16個計數脈沖時，電路會從1111狀態返回0000狀態，CO端從1跳變至0，即每接收16個CP脈沖，CO輸出高電平，第二片161從0遞增計數1個，當計數到16×4=64時，第二片的Q3Q2Q1Q0=0100，第一片從0000又計數11個脈沖時，即第一片的Q3Q2Q1Q0=1010時，與非門的輸出為0，兩片161同時清零，實現75進制計數器功能。連線圖如下圖所示：75進制計數器接線圖7-28 試說明如圖7-60所示的用555 定時器構成的電路功能，求出U