1、一.馮諾依曼計(jì)算機(jī)的特點(diǎn)1945 年，數(shù)學(xué)家馮諾依曼研究EDVAC機(jī)時(shí)提出了“存儲(chǔ)程序”的概念1. 計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成2. 指令和數(shù)據(jù)以同等地位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪。3. 指令和數(shù)據(jù)均用二進(jìn)制數(shù)表示。4. 指令由操作碼和地址碼組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置。5. 指令在存儲(chǔ)器內(nèi)按順序存放。通常，指令是順序執(zhí)行的，在特定條件下，可根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。6. 機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送通過運(yùn)算器完成。二 . 計(jì)算機(jī)硬件框圖1. 馮諾依曼計(jì)算機(jī)是以運(yùn)算器為中心的2

2、. 現(xiàn)代計(jì)算機(jī)轉(zhuǎn)化為以存儲(chǔ)器為中心各部件功能：1. 運(yùn)算器用來完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)。2. 存儲(chǔ)器用來存放數(shù)據(jù)和程序。3. 控制器用來控制、指揮程序和數(shù)據(jù)的輸入、運(yùn)行以及處理運(yùn)算結(jié)果4. 輸入設(shè)備用來將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識(shí)別的信息形式（鼠標(biāo)鍵盤）。5. 輸出設(shè)備可將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式（打印機(jī)顯示屏）。計(jì)算機(jī)五大子系統(tǒng)在控制器的統(tǒng)一指揮下，有條不紊地自動(dòng)工作。由于運(yùn)算器和控制器在邏輯關(guān)系和電路結(jié)構(gòu)上聯(lián)系十分緊密，尤其在大規(guī)模集成電路制作工藝出現(xiàn)后，兩大不見往往集成在同一芯片上，合起來統(tǒng)稱為中央處理器（ CPU）。把輸入設(shè)備與輸出設(shè)備

3、簡(jiǎn)稱為I/O 設(shè)備?，F(xiàn)代計(jì)算機(jī)可認(rèn)為由三大部分組成：CPU、I/O 設(shè)備及主存儲(chǔ)器。CPU與主存儲(chǔ)器合起來又可稱為主機(jī)，I/O 設(shè)備又可稱為外部設(shè)備。主存儲(chǔ)器 是存儲(chǔ)器子系統(tǒng)中的一類，用來存放程序和數(shù)據(jù)，可以直接與CPU交換信息。另一類稱為輔助存儲(chǔ)器，簡(jiǎn)稱輔存，又稱外村。算術(shù)邏輯單元 簡(jiǎn)稱算邏部件，用來完成算術(shù)邏輯運(yùn)算。控制單元用來解實(shí)存儲(chǔ)器中的指令，并發(fā)出各種操作命令來執(zhí)行指令。ALU和 CU是 CPU的核心部件。 I/O 設(shè)備也受 CU控制，用來完成相應(yīng)的輸入輸出操作。二、計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)衡量一臺(tái)計(jì)算機(jī)性能的優(yōu)劣是根據(jù)多項(xiàng)技術(shù)指標(biāo)綜合確定的。其中，既包含硬件的各種性能指標(biāo)，又包括軟

4、件的各種功能。1. 機(jī)器字長機(jī)器字長是指 CPU一次能處理數(shù)據(jù)的位數(shù)，通常與 CPU的寄存器位數(shù)有關(guān)。字長越長，數(shù)的表示范圍越大，精度越高。機(jī)器的字長會(huì)影響機(jī)器的運(yùn)算速度。倘若 CPU字長較短，又要運(yùn)算位數(shù)較多的數(shù)據(jù)，那么需要經(jīng)過兩次或多次的運(yùn)算才完成，勢(shì)必影響運(yùn)算速度。機(jī)器字長對(duì)硬件的造價(jià)也有較大的影響。它將直接影響加法器（ ALU）、數(shù)據(jù)總線以及存儲(chǔ)字長的位數(shù)。所以機(jī)器字長的確定不能單從精度和數(shù)的表示范圍來考慮。2. 存儲(chǔ)容量存儲(chǔ)器的容量應(yīng)該包括主存容量和輔存容量。主存容量是指主存中存放二進(jìn)制代碼的總位數(shù)。即存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù) * 存儲(chǔ)字長。MAR的位數(shù)反映了存儲(chǔ)單元的個(gè)數(shù)，MDR的位

5、數(shù)反映了存儲(chǔ)字長。例如，MAR為16 位，根據(jù) 216=65536，表示此存儲(chǔ)體內(nèi)又 65536 個(gè)存儲(chǔ)單元（即 64K 個(gè)存儲(chǔ)字， 1K=1024=210）；而 MDR為 32 位，表示存儲(chǔ)容量 216*32=221=2M 位（ 1M=220）。現(xiàn)代計(jì)算機(jī)中常以字節(jié)數(shù)來描述容量的大小，因一個(gè)字節(jié)已被定義為8 位二進(jìn)制代碼，故用字節(jié)數(shù)便能反映主存容量。例如：上述存儲(chǔ)容量位2M位，也可用218 字節(jié)表示，記作218B 或 256KB。輔存容量通常用字節(jié)數(shù)來表示，例如，某機(jī)輔存（硬盤）容量為80G（ 1G=1024M=210*220=230）.3. 運(yùn)算速度計(jì)算機(jī)的運(yùn)算速度與許多因素有關(guān)，如機(jī)器的

6、主頻、執(zhí)行什么樣的操作、主存本身的速度等都有關(guān)。采用吉普森法，綜合考慮每條指令的執(zhí)行時(shí)間以及它們?cè)谌坎僮髦兴嫉陌俜直?，即其?Tm為機(jī)器運(yùn)行速度；fi為第 i 種指令占全部操作的百分比數(shù)；ti為第 i 種指令的執(zhí)行時(shí)間。現(xiàn)在機(jī)器的運(yùn)算速度普遍采用單位時(shí)間內(nèi)執(zhí)行指令的平均條數(shù)來衡量，并用MIPS（百萬條指令每秒）作為計(jì)量單位。也可以用CPI 即執(zhí)行一條指令所需的時(shí)鐘周期（機(jī)器主頻的倒數(shù)） ?；蛴?FLOPS（浮點(diǎn)運(yùn)算次數(shù)每秒）來衡量運(yùn)算速度。三、第一章習(xí)題四、總線的基本概念1. 計(jì)算機(jī)系統(tǒng)的五大部件之間的互連方式有兩種，一種是各部件之間使用單獨(dú)的連線，稱為分散連接；另一種是將各部件連到一組公

7、共信息傳輸線上，稱為總線連接。 2.2. 總線定義總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。當(dāng)多個(gè)部件與總線相連時(shí)，如果出現(xiàn)兩個(gè)或兩個(gè)以上部件同時(shí)向總線發(fā)送信息，勢(shì)必導(dǎo)致信號(hào)沖突，傳輸無效。因此在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信息，而多個(gè)部件可以同時(shí)從總線上接收相同的信息?？偩€實(shí)際上是由許多傳輸線或通路組成，每條線可一位一位地傳輸二進(jìn)制代碼，一串二進(jìn)制代碼可在一段時(shí)間內(nèi)逐一傳輸完成。若干條傳輸線可以同時(shí)傳輸若干位二進(jìn)制代碼，例如,16 條傳輸線組成的總線可同時(shí)傳輸16 位二進(jìn)制代碼。3. 采用總線連接的計(jì)算機(jī)，以CPU為中心的雙總線結(jié)構(gòu)。其中一組總線連接CPU和主存，稱為存

8、儲(chǔ)總線（M總線）；另一組用來建立CPU和各 I/O 設(shè)備之間交換信息的通道，稱為輸入/ 輸出總線（ I/O 總線）。各種 I/O 設(shè)備通過 I/O 接口掛到I/O 總線上，便于增刪設(shè)備。I/O 設(shè)備與主存交換信息時(shí)占用CPU，影響 CPU工作效率。4.CPU、主存和 I/O 設(shè)備（通過I/O 接口）都掛到一組總線上，便形成單總線結(jié)構(gòu)的計(jì)算機(jī)。與主存交換信息時(shí)，CPU仍可繼續(xù)處理不訪問主存或I/O 設(shè)備的操作，使工作效率提高。但因?yàn)橹挥幸唤M總線，各部件都要占用總線時(shí)，會(huì)發(fā)生沖突。必須設(shè)置總線判優(yōu)邏輯，按優(yōu)先級(jí)占用總線，影響工作速度。5. 以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)。在單總線基礎(chǔ)上又開辟一條CPU

9、與主存之間的總線，稱為存儲(chǔ)主線。這組總線速度高，只供主存與CPU之間傳輸信息。提高傳輸效率，減輕系統(tǒng)總線的負(fù)擔(dān)，保留了I/O 設(shè)備與存儲(chǔ)器交換信息不經(jīng)過CPU的特點(diǎn)。五、總線的分類按數(shù)據(jù)傳送方式可分為并行傳輸總線和串行傳輸總線，在并行傳輸總線中，又可按傳輸數(shù)據(jù)寬度分為8 位、 16 位、 32 位、 64 位等傳輸總線。若按總線的使用范圍劃分，則又有計(jì)算機(jī)總線、測(cè)控總線、網(wǎng)絡(luò)通信總線等。下面按連接部件不同，介紹三類總線。1. 片內(nèi)總線 指芯片內(nèi)部的總線，如在 CPU芯片內(nèi)部，寄存器與寄存器之間、寄存器與算邏單元 ALU之間都由片內(nèi)總線連接。2. 系統(tǒng)總線 指 CPU、主存、 I/O 設(shè)備各大部

10、件之間的信息傳輸線。由于這些部件通常安放在主板或各個(gè)插件板上，故又稱板級(jí)總線或板間總線。按系統(tǒng)總線傳輸信息不同，又分為數(shù)據(jù)總線（傳輸各部件數(shù)據(jù)信息）、地址總線（源數(shù)據(jù)或目的數(shù)據(jù)在主存的地址）和控制總線（發(fā)出控制信號(hào)）。3. 通信總線 用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間的通信。由于這類聯(lián)系涉及多方面，如外部鏈接、距離遠(yuǎn)近、速度快慢、工作方式等，按傳輸方式分為串行通信和并行通信。五、總線控制（重點(diǎn)）P57 頁開始及 P61 例 3.1， P62 63例 3.2例 3.3六、存儲(chǔ)器分類P691. 按存儲(chǔ)介質(zhì)分類：半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、磁芯存儲(chǔ)器、光盤存儲(chǔ)器2. 按存取方式分類：隨機(jī)存

11、儲(chǔ)器、只讀存儲(chǔ)器、串行訪問存儲(chǔ)器（分為順序存取存儲(chǔ)器、直接存取存儲(chǔ)器）3. 按計(jì)算機(jī)中作用分類：主存儲(chǔ)器、輔助存儲(chǔ)器、緩沖存儲(chǔ)器（特點(diǎn)P70）七、存儲(chǔ)器相關(guān)內(nèi)容都要瀏覽P68-72八、主存儲(chǔ)器P72 4.2.1九、動(dòng)態(tài) RAM的刷新 P86刷新的過程實(shí)質(zhì)上時(shí)先將原存信息讀出，再由刷新放大器形成原信息并重新寫入的再生過程。分為三種刷新方式：集中刷新、分散刷新和異步刷新。十、動(dòng)態(tài) RAM與靜態(tài) RAM的比較 P87動(dòng)態(tài) RAM的應(yīng)用比靜態(tài)RAM要廣泛的多。動(dòng)態(tài) RAM的優(yōu)點(diǎn)：1. 同樣大小的芯片中，動(dòng)態(tài) RAM的集成度遠(yuǎn)高于靜態(tài) RAM，如動(dòng)態(tài) RAM的基本單元電路為一個(gè)MOS管，靜態(tài) RAM的基

12、本單元電路可為46 個(gè) MOS管。2. 動(dòng)態(tài) RAM行、列地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少。3. 動(dòng)態(tài) RAM的功耗比靜態(tài) RAM小4. 動(dòng)態(tài) RAM的價(jià)格比靜態(tài) RAM的價(jià)格便宜。動(dòng)態(tài) RAM容量是靜態(tài) RAM容量的 48倍，靜態(tài) RAM的存取周期比動(dòng)態(tài)RAM的快 816 倍，但價(jià)格也貴816 倍。動(dòng)態(tài) RAM的企缺點(diǎn)：1. 由于使用動(dòng)態(tài)元件（電容） ，因此它的速度比靜態(tài) RAM低。2. 動(dòng)態(tài) RAM需要再生，故需配置再生電路，也需要耗一部分功率。容量不大的高速緩沖存儲(chǔ)器大多用靜態(tài) RAM實(shí)現(xiàn)。十一、存儲(chǔ)器與 CPU的連接 P91 ( 大題 )所有內(nèi)容需要理解另： P94 例 4.1例 4.2十二、高速緩沖存儲(chǔ)器P109 4.3全部十三、輸入輸出系統(tǒng)P156 5.1概述十四、 I/0接口P187全部P190 5.4程序查詢方式（重點(diǎn)）十五、程序中斷方式（重點(diǎn)）P194本章要多看例題本章出大題十六、計(jì)算機(jī)