1、計算機(jī)組成原理試題一、 填空題1 a 和 b 都存放在存儲器中，計算機(jī)的 c 能自動識別它們。2有些計算機(jī)將一部分軟件永恒地存于只讀存儲器中，稱之為 a 。3設(shè)機(jī)器數(shù)補(bǔ)碼字長為8位（含1位符號位），若機(jī)器數(shù)為feh（十六進(jìn)制），等價的十進(jìn)制整數(shù)為 a 。4risc的英文全名是 a ，cisc的英文全名是 b 。5先行進(jìn)位是指 a 。6在多體（多模塊）交叉存儲器中，按地址的 a 部分來選擇分體，其目的是 b 。7主存、cache、通用寄存器、磁盤和磁帶都可以用來存儲信息，按存取時間由快至慢排列，其順序是 a 。8組合邏輯控制器中，微操作控制信號由 a 、 b 、和 c 決定。9程序中斷方式和dm

2、a方式中都有中斷請求，但 a 不同。二、 判斷題1 運(yùn)算器中的累加器既有寄存器的功能，又有加法器的功能。2 dram存儲器由于需要刷新，所以其功耗大于sram。3 無論是硬布線設(shè)計控制器還是微程序設(shè)計控制器，都使用微命令、微操作的概念。4 中斷響應(yīng)周期中，關(guān)中斷及保護(hù)硬現(xiàn)場的工作由硬件完成的目的是為了得到盡可能快的響應(yīng)速度。5 計算機(jī)中采用浮點(diǎn)數(shù)表示的目的是擴(kuò)大表數(shù)范圍，而一個浮點(diǎn)數(shù)是由兩個定點(diǎn)數(shù)來表示的。6 磁盤存儲器中，一個記錄面上各個磁道是一組記錄密度相同的同心圓。7 雙端口存儲器之所以能進(jìn)行高速讀寫，是因?yàn)椴捎昧藘商紫嗷オ?dú)立的讀寫電路。8 磁盤存儲器適宜連接到字節(jié)多路通道。9 某計算機(jī)

3、的主頻最快，則它的速度也就最快。10 主存中存放程序和數(shù)據(jù)，控存中存放微程序和數(shù)據(jù)。三、 簡要回答下列問題1 cache的命中率與哪些因素有關(guān)？簡要說明它們對命中率的影響情況。2 微程序控制器與組合邏輯控制器相比較的主要優(yōu)缺點(diǎn)是什么？3 某cpu指令周期有4個機(jī)器周期：取指、間址、執(zhí)行和中斷。組合邏輯實(shí)現(xiàn)時，可用兩個1位的時序標(biāo)志來指定當(dāng)前所處機(jī)器周期。為什么微程序控制器不需要這些標(biāo)志？4 在包含dma模塊的系統(tǒng)中，處理器存取主存儲器的優(yōu)先級與dma存取主存儲器的優(yōu)先級一般來說哪個高？為什么？四、 某cpu有16條地址線（a15a0）和8條數(shù)據(jù)線（d7d0）。從0地址開始已有40kb內(nèi)存，現(xiàn)要

4、在40kb地址空間之后再增加8kb地址連續(xù)的ram。若用4k x 4位的sram芯片來擴(kuò)充，試設(shè)計cpu與8kb sram的連接圖（片選cs*低電平有效，we*低電平寫/高電平讀）。五、 某計算機(jī)的中斷系統(tǒng)有5個中斷級，其硬件排隊(duì)的優(yōu)先順序由高到低為i0i1i2i3i4。為了改變中斷處理的優(yōu)先次序，將各級中斷的屏蔽碼重新設(shè)置如下表所示，表中，“0”表示開放，“1”表示屏蔽。問：（1） 改變后的中斷處理次序是怎樣的？（2） 如果在cpu執(zhí)行用戶程序的t1時刻，同時出現(xiàn)了i0、i1和i2三級中斷請求，而當(dāng)cpu為此進(jìn)行中斷處理執(zhí)行到i2級的中斷服務(wù)程序的過程中的t2時刻，又同時出現(xiàn)了i3和i4兩級

5、中斷請求；請按屏蔽字所確定的改變后的中斷處理次序，在下圖中畫出cpu運(yùn)行程序的軌跡（要求在圖中時間軸上標(biāo)示出t1和t2的時刻點(diǎn)）。 程序級 屏 蔽 字 cpu i0 i1 i2 i3 i4 i0 1 0 0 1 1 i4 i1 1 1 0 1 1 i3 i2 1 1 1 1 1 i2 i3 0 0 0 1 0 i1 i4 0 0 0 1 1 i0 用戶程序 0 0 0 0 0 用戶 時間t 第五題表 各級程序的中斷屏蔽字 第五題圖 六、 為一個磁盤系統(tǒng)定義如下參數(shù)：ts=找道時間磁頭定位在磁道上的平均時間；r=磁盤的旋轉(zhuǎn)速度，單位：轉(zhuǎn)/秒；n=每個扇區(qū)的位數(shù)；n=一個磁道的容量，單位：位；ta

6、=存取一個扇區(qū)的時間，單位：秒。請推導(dǎo)ta作為其他參數(shù)函數(shù)的關(guān)系式。七、 某模型機(jī)cpu有8個通用寄存器r0r7，請問除了它們之外，按一般cpu組成，該cpu中至少還應(yīng)該有哪些寄存器？寫出它們的英文縮寫名及對應(yīng)的漢語名稱。該cpu的alu有16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能，alu的輸入端有兩個輸入暫存器，輸出端的移位器有8種操作（如上運(yùn)算功能與移位操作不需一一具體定義）。上述所有組件都與一個cpu內(nèi)部總線相連。要求：（1） 畫出由上述組件及主存儲器構(gòu)成的模型機(jī)框圖，圖中要表示出數(shù)據(jù)通路的方向；（2） 設(shè)計一種微指令格式能指定此cpu的各種微操作（忽略順序控制字段）；（3） 按（1）的通路

7、及（2）的微指令格式，寫出取指令機(jī)器周期的微指令代碼（二進(jìn)制碼點(diǎn)）。 參考答案一。1. a、b（無順序）：程序、數(shù)據(jù)；c：控制器。2a：固件。3a：-2。在若干個全加器（fa）構(gòu)成的加法邏輯中，先并行生成全部低位進(jìn)位（各級進(jìn)位位的值），然后求和的邏輯稱為先行進(jìn)位即cla。-（1-2-7）1-2-7 ；b：-11-2-7。通用寄存器、cache、主存、磁盤、磁帶。a、b、c（無順序）：指令信息、時序信息、狀態(tài)條件（反饋）信息。一條指令執(zhí)行結(jié)束。4a：reduced instruction set computer；b：complex instruction set computer。5a：67a

8、8 9a：二。2 運(yùn)算器中的累加器既有寄存器的功能，又有加法器的功能。（ 錯 ）3 dram存儲器由于需要刷新，所以其功耗大于sram。（ 錯 ）4 無論是硬布線設(shè)計控制器還是微程序設(shè)計控制器，都使用微命令、微操作的概念。（ 對 ）5 中斷響應(yīng)周期中，關(guān)中斷及保護(hù)硬現(xiàn)場的工作由硬件完成的目的是為了得到盡可能快的響應(yīng)速度。（ 錯 ）6 計算機(jī)中采用浮點(diǎn)數(shù)表示的目的是擴(kuò)大表數(shù)范圍，而一個浮點(diǎn)數(shù)是由兩個定點(diǎn)數(shù)來表示的。（ 對 ）7 磁盤存儲器中，一個記錄面上各個磁道是一組記錄密度相同的同心圓。（ 錯 ）8 雙端口存儲器之所以能進(jìn)行高速讀寫，是因?yàn)椴捎昧藘商紫嗷オ?dú)立的讀寫電路。（ 對 ）9 cache

9、組相聯(lián)映射的塊沖突率比直接映射的高。（ 錯 ）10 某計算機(jī)的主頻最快，則它的速度也就最快。（ 錯 ）11 主存中存放程序和數(shù)據(jù)，控存中存放微程序和數(shù)據(jù)。（ 錯 ）以上每小題1分。三。簡答題:1. (4分)cache的命中率與哪些因素有關(guān)?答: cache的命中率與cache的容量（1分）、塊的大小（1分）、映射方式（1分）、替換算法（1分）有關(guān)2. （4分）微程序控制器與組合邏輯控制器相比較的主要優(yōu)缺點(diǎn)是什么？從以下四點(diǎn)比較，各點(diǎn)為1分的得分點(diǎn)（1） 設(shè)計的規(guī)整性比較：微程序控制器優(yōu)于組合邏輯控制器；（2） 擴(kuò)充及修改的難易程度比較：微程序控制器優(yōu)于組合邏輯控制器；（3） 成本及可靠性比較：

10、微程序控制器優(yōu)于組合邏輯控制器；（4） 速度比較：組合邏輯控制器優(yōu)于微程序控制器。. 3（3分）某cpu指令周期有4個機(jī)器周期：取指、間址、執(zhí)行和中斷。組合邏輯實(shí)現(xiàn)時，可用兩個1位的時序標(biāo)志來指定當(dāng)前所處機(jī)器周期。為什么微程序控制器不需要這些標(biāo)志？機(jī)器周期的概念對應(yīng)于微程序控制器的微指令周期（1分），而微程序控制器在微程序設(shè)計中已經(jīng)解決了微指令執(zhí)行順序控制的問題，即，微指令一條接一條的執(zhí)行過程本身已經(jīng)確定了機(jī)器周期的狀態(tài)，不需要額外用時序信號指定（2分）。4. （4分）i/o編址有哪兩種方法？對兩種方法的優(yōu)缺點(diǎn)進(jìn)行簡單比較。 答：兩種i/o編址方法的名稱為“統(tǒng)一編址法”和“獨(dú)立（或：分開、不統(tǒng)

11、一）編址法”。（1分）優(yōu)缺點(diǎn)比較：（1） 統(tǒng)一編址法對內(nèi)存和外設(shè)使用同一地址空間，因而相當(dāng)于縮小了主存的空間范圍；而獨(dú)立編址法與之相反（1分）。（2） 采用統(tǒng)一編址法的系統(tǒng)可以使用訪問主存的命令去訪問外設(shè)端口（1分）；獨(dú)立編址方式下必須使用兩套不同的命令分別訪問主存單元和外設(shè)（1分）。四. 存儲器芯片擴(kuò)展解答：（1）（1分）共需要8kb/（4k x 4）=4片4k x 4的sram芯片。（2）（4分以下兩個地址空間范圍各2分）第1、2片4k x 4的sram（即并聯(lián)為4k x 8的第一組）地址范圍：a15a14a13a12a11a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 a0

12、1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0（a000h）. . . .1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1（afffh）第3、4片4k x 4的sram（即并聯(lián)為4k x 8的第二組）地址范圍：a15a14a13a12a11a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 a01 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0（b000h）. . . .1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1（bfffh）（3）（8分）cpu與上述8kb sram的連接圖如右圖所示。得分點(diǎn)數(shù)據(jù)線的正確連接：2分；低位部

13、分地址線的正確連接：1分；高位部分地址線進(jìn)行片選的正確連接：4分；讀寫控制線的正確連接：1分。 五. （2分）改變后的中斷處理次序?yàn)閕2i1i0i4i3。 六. 解答：ta=ts+tw+trw；其中，ts為平均找道（定位時間）；tw為平均等待（旋轉(zhuǎn)）時間； trw為一個扇區(qū)數(shù)據(jù)的實(shí)際讀出或?qū)懭霑r間；根據(jù)題意，ts已知； tw=1/（2r）（秒），即旋轉(zhuǎn)一周時間的一半； trw=n/（rn）（秒）；所以有ta=ts+1/（2r）+n/（rn） 表達(dá)式a得分點(diǎn)第一種情況：直接寫出表達(dá)式a，得滿分9分。第二種情況：若列出或說明ta由三個時間組成并表達(dá)出三項(xiàng)的物理含義（平均找道時間、平均等待時間、讀寫

14、即傳輸時間）：3分；正確寫出表達(dá)式a中第二項(xiàng)1/（2r）：3分；正確寫出表達(dá)式a中第三項(xiàng)n/（rn）：3分。七.(1) （3分）主存地址共16位劃分如下(2）（3分）主存地址1010 1010 1010 1010按（1）的劃分可知塊號字段是10101，按直接映射規(guī)則，無論主存地址屬于哪個區(qū)，塊號為x的塊只能存入cache中的x塊。所以，二進(jìn)制地址為1010 1010 1010 1010的主存內(nèi)容將存入cache的第10101塊，即十進(jìn)制標(biāo)記031塊中的第21塊。（3）（3分）主存內(nèi)容調(diào)入cache時，區(qū)號（標(biāo)記）隨塊的內(nèi)容保存在cache中，目的是為了當(dāng)cpu給出訪問主存的地址時，用塊號尋址后可以直接將保存在cac