EDA技術(shù)實驗 實驗一：半加器設(shè)計1. 實驗目的 1) 熟悉EDA設(shè)計流程；2) 熟悉QUARTUS II工具軟件。2. 實驗內(nèi)容1) 建立文件夾打開電腦，進入WindowsXP操作系統(tǒng)建立自己的文件夾（目錄），如的D:myeda。l QUARTUS II不能識別中文，文件及文件夾名不能用中文。2) 原理圖設(shè)計輸入打開QUARTUS II，選菜單FileNew，在彈出的File Type窗口中選擇BlockDiagram/Schematic File項，按OK后打開原理圖編輯窗。(1) 放置元件在原理圖編輯窗中的任何一個空白處雙擊鼠標左鍵或單擊右鍵,跳出一個選擇窗，選擇此窗中的Enter Symbol項輸入元件，出現(xiàn)元件選擇窗口。元件選擇窗口中Symbol Libraries:的路徑c: QUARTUS IImax2libprim下為基本邏輯元件庫，雙擊之，在Symbol Files:下出現(xiàn)prim中的所有元件，選中你需要的元件（如：二與門，即and2）；或者在Symbol Name:中直接輸入元件名稱（and2），單擊OK鍵。你需要的元件（and2）會出現(xiàn)在原理圖編輯窗中。為了設(shè)計半加器，分別調(diào)入元件and2、not、xnor、input和output。l 如果安放相同元件，只要按住CTRL鍵，同時用鼠標拖動該元件。(2) 添加連線把鼠標移到引腳附近,則鼠標光標自動由箭頭變位十字,按住鼠標左鍵拖動,即可畫出連線。然后用鼠標分別在input和output的PIN-NAME上雙擊使其變黑色，再用鍵盤分別輸入各引腳名：ain、bin、co和so。(3). 保存原理圖單擊FileSave as按扭,出現(xiàn)對話框,選擇自己的目錄（如c:myeda）、合適名稱保存剛才輸入的原理圖，原理圖的擴展名為.gdf,本實驗取名hadd.gdf。如圖1-1所示。圖1-1 一位半加器圖(4) 設(shè)置工程文件（Project）方法1 選擇FileProjectSet Project to Current File，即將當前的設(shè)計文件設(shè)置成工程。方法2 如果設(shè)計文件未打開，選FileProjectName，然后在跳出的Project Name窗中找到c:myeda目錄，在其File小窗口中雙擊hadd.gdf文件。l 選擇此項后可以看到窗口左上角顯示出所設(shè)文件路徑的變化。3) 選擇目標器件單擊AssignDevice，跳出Device窗口，此窗口的Device Family是器件序列欄，首先在此欄中選定目標器件對應的序列名，如EPM7128S對應的是MAX7000S系列；EPF10K10對應的是FLEX10K系列等。根據(jù)實際情況完成器件選擇后（如EPF10K10LC84-4），按OK鍵。l 應將此欄下方標有Show only Fastest Speed Grades的勾消去，以便顯示出所有速度級別的器件。4) 編譯（Compiler）單擊QUARTUS IICompiler，跳出Compiler窗口，此編譯器的功能包括網(wǎng)表文件的提取、設(shè)計文件的排錯、邏輯綜合、邏輯分配、適配（結(jié)構(gòu)綜合）、時序仿真文件提取和編程下載文件裝配等。單擊Start，開始編譯。如果發(fā)現(xiàn)有錯，排除錯誤后再次編譯。5) 包裝元件入庫。編譯通過后，單擊FileCreate Default Symbol,當前文件變成了一個包裝好的自己的單一元件（半加器：hadd），并被放置在工程路徑指定的目錄中以備后用。6) 用兩個半加器及一個或門連接而成一位全加器我們將上述15步的工作看成是完成了的一個底層元件，并被包裝入庫。利用已做好的半加器hadd，完成原理圖輸入、連線、引腳命名、器件選擇、保存、項目設(shè)置、編譯等過程，完成頂層項目全加器的設(shè)計。如圖1-2所示。圖1-2 一位全加器l 半加器元件hadd的調(diào)用與庫元件的調(diào)用方法一樣。l 以文件名add.gdf存在同一目錄（c:myeda）中。7) 仿真，測試項目的正確性（1）建立波形文件在編譯通過的情況下，選擇FileNew，再選擇New窗中的Waveform Editor file項，或選QUARTUS IIWaveform Editor項，打開波形編輯窗。（2）輸入節(jié)點信號在波形編輯窗的上方選擇NodeNodes from SNF。在彈出的窗口中,首先單擊右上方的List鍵，這時左窗口將列出該項設(shè)計的所有信號節(jié)點。由于設(shè)計者有時只需要觀察其中部分信號的波形，因此要利用中間的“=”鍵將需要觀察的節(jié)點選到右欄中，然后單擊OK鍵。（3）設(shè)置仿真參數(shù)波形編輯窗中已經(jīng)調(diào)入了全加器的所有節(jié)點信號，在設(shè)定測試電平之前，首先設(shè)定仿真參數(shù)。l 在Options選項中消去網(wǎng)格對齊Snap to Grid的選擇（消去勾），以便能夠任意設(shè)置輸入電平，或設(shè)置輸入時鐘信號的周期。設(shè)定仿真時間寬度。選擇FileEnd time選項，在End time選擇窗中選擇適當?shù)姆抡鏁r間域（如100us）。（4）加上輸入信號參考圖2-6為輸入信號設(shè)定測試電平，利用功能鍵為ain、 bin和cin加上適當?shù)碾娖剑员惴抡婧竽軠y試sum和cout輸出信號。（5）波形文件存盤選擇FileSave as選項，按OK鍵即可。由于存盤窗中的波形文件名是默認的（這里是add.scf），所以直接存盤即可。（6）運行仿真器選擇QUARTUS IISimulator選項，單擊跳出的仿真器窗口中的Start鍵。圖8-3是仿真運算完成后的時序波形。l 剛進入圖1-3的窗口時，應該將最下方的滑標拖向最左側(cè)，以便觀察到初始波形。圖1-3 全加器的仿真波形8) 觀察分析波形全加器add.gdf的仿真波形如圖1-3所示，圖中cin、bin和ain為輸入信號電平的設(shè)置，觀察輸出波形的情況，根據(jù)電路知識，圖示的全加器的時序波形是正確的。我們還可以進一步了解信號的延時情況。圖1-3右側(cè)的豎線是測試參考線，它上方標出的5.22us是此線所在位置對應的參考時間，它與鼠標箭頭間的時間差顯示在窗口上方的Interval小窗中。放大圖1-3可以看到輸入與輸出波形間有一個小的延時量。9) 時序分析為了精確測量全加器輸入與輸出波形間的延時量，可打開時序分析器，選擇quartusIITiming Analyzer項，單擊跳出的分析器窗口中的Start鍵，延時信息即刻顯示在圖表中。其中左排的列表是輸入信