電子技術課程設計指導書目錄1．設計的任務與要求…………………12．方案論證與選擇……………………13．單元電路的設計和元器件的選擇………………53.1六進制電路的設計……………63.2十進制計數電路的設計………63.3六十進制計數電路的設計……………………63.4雙六十進制計數電路的設計…………………73.5時間計數電路的設計…………83.6校正電路的設計………………83.7時鐘電路的設計…………83.8整點報時電路的設計…………93.9主要元器件的選擇…………104．系統電路總圖及原理……………105．經驗體會…………10參考文獻……………11附錄A：系統電路原理圖……………12附錄B：元器件清單…………………13數字電子鐘的設計1.設計的任務與要求數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。因此，此次設計數字鐘就是為了解數字鐘的原理，從而學會制作數字鐘。而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規模集成電路的作用及實用方法。且由于數字鐘包括組合邏輯電路和時序電路。通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。1.1設計指標1.時間以12小時為一個周期；2.顯示時、分、秒；3.具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；4.計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；5.為了保證計時的穩定及準確須由晶體振蕩器提供表針時間基準信號。1.2設計要求1.畫出電路原理圖（或仿真電路圖）；2.元器件及參數選擇；3.編寫設計報告寫出設計的全過程，附上有關資料和圖紙，有心得體會。2.方案論證與選擇2.1數字鐘的系統方案數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。數字鐘的整體方案框圖和原理圖如圖.1所示。(a)數字鐘整機框圖形式一(b)數字鐘的原理圖(c)數字鐘整機框圖形式二(d)數字鐘整機框圖形式三圖.1數字電子鐘方案框圖2.2晶體振蕩器電路石英晶體振蕩器是利用石英晶體（二氧化硅的結晶體）的壓電效應制成的一種諧振器件，它的基本構成大致是：從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。石英晶體振蕩器是一種高精度和高穩定度的振蕩器，被廣泛應用于彩電、計算機、遙控器等各類振蕩電路中，以及通信系統中用于頻率發生器、為數據處理設備產生時鐘信號和為特定系統提供基準信號。國際電工委員會（IEC）將石英晶體振蕩器分為4類：普通晶體振蕩（SPXO），電壓控制式晶體振蕩器（VCXO），溫度補償式晶體振蕩（TCXO），恒溫控制式晶體振蕩（OCXO）。目前，發展中的還有數字補償式晶體損振蕩（DCXO）微機補償晶體振蕩器（MCXO）等。晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768HZ的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用TTL門電路構成；另一類是通過CMOS非門構成的電路，本次設計采用了后一種。如圖.2所示，由CMOS非門U1與晶體、電容和電阻構成晶體振蕩器電路，U2實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區域，即非門的功能近似于一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。圖2CMOS晶體振蕩器（仿真電路）2.3時間計數電路一般采用十進制計數器如74HC290（十進制計數器）、74HC390（雙十進制計數器）等來實現時間計數單元的計數功能。本次設計中選擇74HC390。由其內部邏輯框圖如圖.3可知，其為雙2510異步計數器，并每一計數器均有一個異步清零端（高電平有效），（74290、74HC290、74LS290TTL二/五分頻十進制計數器三種型號功能類似）。這種雙單片電路有八個主從觸發器和附加門，以構成兩個獨立的4位計數器，可以實現等于2分頻、5分頻乃至100分頻的任何累加倍數的周期長度。當連成二—五進制計數器時，可以用獨立的2分頻電路在最后輸出級形成對稱波形（矩形波）。每個計數器又有一個清除輸入和一個時鐘輸入。由于每個計數級都有并行輸出，所以系統定時信號可以獲得輸入計數頻率的任何因子。秒個位計數單元為十進制計數器，無需進制轉換，只需將ＱA與ＣＰB（下降沿有效）相連即可。ＣＰA（下降沒效）與１ＨZ秒輸入信號相連，Ｑ3可作為向上的進位信號與十位計數單元的ＣＰA相連。秒十位計數單元為六進制計數器，需要進制轉換。將十進制計數器轉換為六進制計數器的電路連接方法如圖4所示，其中Ｑ2可作為向上的進位信號與分個位的計數單元的ＣＰA相連。圖374HC390內部功能圖圖4十進制六進制轉換電路分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ3作為向上的進位信號應與分十位計數單元的ＣＰA相連，分十位計數單元的Ｑ2作為向上的進位信號應與時個位計數單元的ＣＰA相連。時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為十二進制計數器，不是10的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行十二進制轉換。利用１片74HC390實現十二進制計數功能的電路如圖5所示。圖5十二進制計數器電路另外，在圖5所示電路中，尚余－個二進制計數單元，正好可作為分頻器2ＨZ輸出信號轉化為1ＨZ信號之用。備注1：74LS290功能簡介：74LS290是異步十進制計數器。其邏輯電路圖和引腳圖如圖.6(a)、(b)所示，它由1個1位二進制計數器和1個異步五進制計數器組成。如果計數脈沖由CPA端引入，輸出由QA端引出，即得二進制計數器；如果計數脈沖由CPB端輸入，輸出由QB～QD引出，即得五進制計數器；如果將QA與CPB相連，計數脈沖由CPA輸入，輸出由QA～QD引出，即得8421碼十進制計數器。因此，又稱此電路為二－五－十進制計數器。表.1是74LS290的功能表。(b)圖.6表.174LS290的功能表復位輸入置位輸入時鐘輸出R0(1)R0(2)R9(1)R9(2)CPQAQBQCQDHHL××LLLLHH×L×LLLL××HH×HLLHL×L×↓計數L××L↓計數×LL×↓計數×L×L↓計數由表可以看出,當復位輸入R0(1)=R0(2)=1，且置位輸入R9(1)＝R9(2)＝0時，74LS290的輸出被直接置零；只要置位輸入R9(1)=R9(2)＝1，則74LS290的輸出被直接置9，,即QDQCQBQA＝1001；只有同時滿足R0(1)=R0(2)＝0和R9(1)＝R9(2)＝0時，才能在計數脈沖(下降沿)作用下實現二－五－十進制加計數。74HC290、74HCT290的邏輯功能和引腳圖與74LS290完全相同。備注2：74LS390參數介紹典型參數：f工作頻率=35MH；Pd=75mW。2.4譯碼驅動及顯示單元電路選擇CD4511作為顯示譯碼電路；選擇LED數碼管作為顯示單元電路。由CD4511把輸進來的二進制信號翻譯成十進制數字，再由數碼管顯示出來。這里的LED數碼管是采用共陰的方法連接的。計數器實現了對時間的累計并以8421BCD碼的形式輸送到CD4511芯片，再由4511芯片把BCD碼轉變為七段數碼送到數碼管中顯示出來。管腳標示圖內部邏輯圖CD4511是BCD鎖存/7段譯碼器/驅動器，常用的顯示譯碼器件，MAX7219和他功能差不多。CD4511引腳功能：BI：4腳是消隱輸入控制端，當BI=0時，不管其它輸入端狀態是怎么樣的，七段數碼管都會處于消隱也就是不顯示的狀態。LE：鎖定控制端，當LE=0時，允許譯碼輸出。LE=1時譯碼器是鎖定保持狀態，譯碼器輸出被保持在LE=0時的數值。LT：3腳是測試信號的輸入端，當BI=1，LT=0時，譯碼輸出全為1，不管輸入DCBA狀態如何，七段均發亮全部顯示。它主要用來檢測數7段碼管是否有物理損壞。A1、A2、A3、A4、為8421BCD碼輸入端。a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1有效。CD4511的里面有上拉電阻，可直接或者接一個電阻與七段數碼管接口。2.5校時電路數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。即為用S與或非門實現的時或分校時電路，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。實際使用時，因為電路開關存在抖動問題，所以一般會接一個RS觸發器構成開關消抖動電路，所以整個較時電路就如圖6。圖6帶有消抖電路的校正電路2.6整點報時電路電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QC和QA、個位的QD和QA及秒計數器十位的QC和QA相與，從而產生報時控制信號。報時電路可選74HC30來構成。74HC30為8輸入與非門。74HC30的作用和功能：74HC30是8輸入單與非門，腳1,2,3,4,5,6,11,12是與非門的輸入腳，8腳是與非門的輸出腳，7腳是GND，14腳是VCC，9,10,13未連為N/C。圖7整點報時電路3.單元電路的設計與元器件選擇數字鐘從原理上講是一種典型的數字電路，可以由許多中小規模集成電路組成，所以可以分成許多獨立的電路。3.1六進制電路的設計由74HC390、7400、數碼管與4511組成，電路如圖8。圖8六進制電路3.2十進制電路的設計由74HC390、7400、數碼管與4511組成，電路如圖9。圖9十進制電路3.3六十進制電路的設計由兩個數碼管、兩4511、一個74HC390與一個7400芯片組成，電路如圖10。圖10六十進制電路3.4雙六十進制電路的設計由2個六十進制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產生進位，電路圖如圖11。圖11雙六十進制電路3.5時間計數電路的設計由1個十二進制電路、2個六十進制電路組成，因上面已有一個雙六十電路，只要把它與十二進制電路相連即可，詳細電路見圖12。圖12時間計數電路3.6校正電路的設計由74CH51D、74HC00D與電阻組成，校正電路有分校正和時校正兩部分，電路如圖13。3.7時鐘電路的設計由晶體與2個30pF電容、1個4060、一個10兆的電阻組成，芯片3腳輸出2Hz的方波信號，電路如圖14。圖13校正電路圖14時鐘電路3.8整點報時電路由74HC30D和蜂鳴器組成，當時間在59:50到59:59時，蜂鳴報時，電路如圖15。圖15整點報時電路3.9主要元器件的選擇1．共陰八段數碼管6個；2．CD4511集成塊6塊；3．CD4060集成塊1塊；4．74HC390集成塊3塊；5．74HC51集成塊1塊；6．74HC00集成塊4塊；7．74HC30集成塊1塊；4.系統電路總圖及原理將設計的各個單元電路進行級聯，得到數字電子鐘系統電路原理圖見附錄A。5．經驗體會通過這次對數字電子鐘的設計作，讓我了解了電路設計的基本步驟，也讓我了解了關于數字鐘的原理與設計理念，要設計一個電路先進行軟件模擬仿真再進行實際的電路制作。但是最后的成品卻不一定與仿真時完全一樣，因為，再實際接線中有著各種各樣的條件制約著。而且，在仿真中無法成功的電路接法，在實際中因為芯片本身的特性而能夠成功。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法。通過這次學習，讓我對各種電路都有了大概的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。參考文獻：[1]趙建領.51系列單片機開發寶典[M].北京:電子工業出版社,2007.[2]邊春元等.C51單片機典型模塊設計及應用[M].北京:機械工業出版社,2008.[3]彭為等.單片機典型系統設計實例精講[M].北京:電子工業出版社,2006.[4]徐愛鈞等.KeilC